I/O口输入时的上拉、下拉、三态

最新推荐文章于 2024-01-31 15:36:35 发布
原创 最新推荐文章于 2024-01-31 15:36:35 发布 · 6.8k 阅读 · 10 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文详细介绍了电子电路中上拉与下拉电阻的作用原理，以及三态门的工作机制，包括其三种状态：高电平、低电平和高阻态。
上拉就是要接到电源正极，有时候可以直接接到电源正极，有时候需要通过电阻接到电源正极；
下拉就是接地；

三态就是导通，截止，高阻，高阻就是电阻变得特别大。

三态指高电平状态，低电平状态，高阻状态（即悬空）

学习笔记：关于上拉输入、下拉输入、模拟输入、浮空输入、推挽输出、开漏输出、复用输出的区别
Liu1013216383的博客
08-17 1万+
2、一般来说，开漏是用来连接不同电平的器件，匹配电平用的，因为开漏引脚不连接外部的上拉电阻时，只能输出低电平，如果需要同时具备输出高电平的功能，则需要接上拉电阻，很好的一个优点是通过改变上拉电源的电压，便可以改变传输电平。拉高，然后可以读IO的值;3、开漏输出提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。由于浮空输入一般多用于外部按键输入，结合图上的输入部分电路，我理解为浮空输入状态下，IO的电平状态是不确定的，完全由外部输入决定，如果在该引脚悬空的情况下，读取该端口的电平是不确定的。
上拉电阻、下拉电阻和三态
Yqq__00的专栏
04-17 3606
上拉电阻一般是一端接电源，一端接芯片管脚的电路中的电阻，下拉电阻一般是指一端接芯片管脚一端接地的电阻。
CC2530 GPIO口编程2 （上拉、下拉，三态）
黎国溥
10-04 1万+
先介绍一下上拉、下拉： 上拉、下拉 I/O端口中，有的上下拉电阻可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口类似于一个三极管的集电极C， •当C接通过一个电阻和电源连接在一起的时候，该电阻成为C上拉电阻，该端口常态时为高电平, 用于检测低电平的输入 ； •如果C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口常态时为低电平，用于检测高电平的输入 ； ...
IO口的工作方式：上拉输入、下拉输入、推挽输出、开漏输出
ALL IS FILE_
01-31 7738
推挽电路使用两个参数相同的以推挽方式存在于电路中，两只对称的开关管每次只有一个导通，所以导通损耗小、效率高，输出既可以向负载灌电流，也可以从负载抽取电流。开漏输出的特点是可以允许多个设备共享同一个总线或信号线，通过合理的电平控制，实现对总线或信号线的协调使用，避免冲突和干扰。上拉输入是指将信号通过一个电阻连接到高电平（通常是Vcc），并通过一个触发器将不确定的信号嵌位在高电平。上拉输入和下拉输入的主要区别在于信号的来源和电平状态，需要根据具体的应用场景和电路设计需求选择合适的配置方式。
闲置管脚引一定要置输入三态（As input tri-stated）
weixin_30485291的博客
04-28 914
fpga 2010-04-13 16:45:30 阅读9 评论0 字号：大中小 前些日子正好看到了riple兄的《一波三折——危险的“未分配”引脚》一文，颇受启发。正好最近也遇上了类似的问题，也可谓一波三折，还好最后摆平了，要不煮熟的鸭子可就要飞了。 最重要的是又让自己长经验了。以前培训的时候就听老师提到FPGA设计中闲置的管脚一定要置输入三态（As input tri-s...
关于AVR单片机I/O口使用注意事项
07-20
4. 内部上拉电阻的使用：当I/O口配置为输入模式时，开发者应根据外部电路设计来决定是否使用内部的上拉电阻。启用内部上拉电阻可简化电路设计，避免外部电路的额外复杂性。但在高电流应用中，可能需要外部上拉/下拉...
AVR单片机设计中I/O口的使用注意事项
07-15
4.使用或不使用内部上拉电阻：在I/O口被设置为输入工作模式时，设计者需要根据电路的具体需要决定是否启用内部的上拉电阻。如果输入信号从外部下拉，那么上拉电阻可以保证在没有外部信号时，输入端维持高电平。反之...
AVR单片机设计I/O口使用注意事项
08-26
总结来说，AVR单片机的I/O口使用需要谨慎处理DDRx寄存器的设置、复位状态、输入输出读取方式、内部上拉电阻的使用以及模式切换时序。这些注意事项不仅关乎程序的正确性，还直接影响到系统性能和稳定性。在进行嵌入式...
利用SMART103平台中的硬件资源控制LED灯的状态,掌握I/O口作为输出模式时，CPU对I/O口的基本操作和控制，以及简单的时间延迟方法
02-09
1实验原理 ...根据数据手册中列出的每个I/O端口的特定硬件特征，GPIO端口的每个位可以由软件分别配置成输入浮空、输入上拉、输入下拉、模拟输入、开漏输出、推挽式输出、推挽式复用功能、开漏复用功能
论坛中关于I/O口上拉电阻阻值问题的讨论
05-15
当I/O口配置为输入模式时，如果外部没有信号驱动，则通过上拉电阻将引脚电位拉高至电源电压附近，从而确保在无外部信号干扰时I/O口处于确定的状态。此外，在某些电路中，上拉电阻还可以用来限制电流，保护后级电路不...
上拉输入与下拉输入
渣渣屋
07-14 8322
上拉电阻的目的是为了保证在无信号输入时输入端的电平为高电平。而在信号输入为低电平是输入端的电平应该也为低电平。如果没有上拉电阻， 在没有外界输入的情况下输入端是悬空的，它的电平是未知的无法保证的，上拉电阻就是为了保证无信号输入时输入端的电平为高电平， 同样还有下拉电阻它是为了保证无信号输入时输入端的电平为低电平。
关于IO口上拉、下拉、漏极开漏
phph1330的博客
11-24 3558
关于IO口上拉、下拉、漏极开漏的笔记
三态 、上拉与下拉
qq160816的专栏
08-19 6769
三态的概念 一般门与其它电路的连接，无非是两种状态，1或者0，在比较复杂的系统中，为了能在一条传输线上传送不同部件的信号，研制了相应的逻辑器件称为三态门，除了有这两种状态以外还有一个高阻态，就是高阻抗（电阻很大，相当于开路）。相当于该门和它连接的电路处于断开的状态。(因为实际电路中你不可能去断开它，所以设置这样一个状态使它处于断开状态)。三态门是一种扩展逻辑功能的输出级，也是一种控制开关。主
GPIO端口上拉下拉 与 硬件图的上拉下拉
weixin_30740295的博客
07-14 978
硬件图上的上拉下拉： 没有触发时默认接到IO的是高电平就是上拉； 没有触发时默认接到IO的是低电平就是 下拉； （2）对应GPIO的配置 配置与你的外围电路息息相关； 比如下图： 你只能配置为上拉： A低电平--三极管截止--输入高电平； A高电平--三极管导通--输入低电平； 你不配置上拉就会导致： ...
嵌入式100题（84）：IO口工作方式：上拉输入 下拉输入 推挽输出 开漏输出
SWK_dy的博客
02-27 2703
IO口工作方式：上拉输入 下拉输入 推挽输出 开漏输出 　　1、上拉电阻：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平。在IO口为输入模式且为上拉电阻时，IO口的常态为高电平。 　　2、下拉电阻：将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平。在IO口为输入模式且为下拉电阻时，IO口的常态为低电平。 　　3、推挽输出：可以输出高、低电平，连接数字器件。推挽结果一般...
讲到三态
u012923751的博客
06-13 1342
对于各种器件的输出引脚，讲到三态，高电平输出、低电平输出、及高阻态。其中的高阻。基本上有硬件常识的人都清楚其作用主要有：节电、将该引脚电流效果上断开，避免其对系统上其它电路的不良影响。然而对于输入引脚也有引脚，好多人都不理解，并认为没有必要。其实输入引脚，在我们的系统中非常常见，比如各种RAM芯片的引脚，输入时，如果\CS为高电平，则大多处于高阻状态。FPGA设计的书上或是各大牛人也通常会告诫我们...
FPGA双向IO使用之三态门说明
热门推荐
sinat_41653350的博客
05-09 1万+
FPGA双向IO使用之三态门说明 在FPGA设计中，双向IO（输入输出引脚）是一个比较麻烦的东西，但是信号线用作总线等双向数据传输时就要用到inout类型。 以下用液晶的的数据线用作双向IO示例： 说是双向IO端口，其实输入和输出不是同时进行的，需要有一个控制信号out_en来控制端口什么时候为输出，什么时候为输入。 那这里就需要引入一个三态门结构电路。 三态门结构 那么三态门的结构是怎样的呢？ 三态门电路的输出结构和普通门电路的输出结构有很大的不同，因为它在电路中增加了一个输出控制端EN。 由上图看出
GPIO 上拉下拉解释说明
domen_pan的博客
09-01 5728
3、I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用：比如，当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入。可见对应于S3C2410的GPB-BPH口内部有上拉电阻寄存器，当相应的上拉电阻使能时，对应的I/O引脚悬空时，表现出高电平。
I/O口为输入信号，内部下拉，外围电路接什么
最新发布
07-29
<think>首先，用户的问题是：“我想了解在I/O口为输入信号且内部下拉的情况下，外围电路应如何连接 请问I/O口设置为输入信号且内部下拉时，外围电路应接什么” 这是一个关于电子工程的问题，具体涉及微控制器或数字I/O接口的配置。用户提到I/O口设置为输入信号且内部下拉，这意味着I/O引脚被配置为输入模式，并且内部有一个下拉电阻，用于将信号拉低到地（GND），除非外部信号驱动它高。 现在，参考系统提供的引用： - 引用[1]: 讨论上电三态器件和总线冲突，提到使用上拉或下拉确定电平。 - 引用[2]: 关于信号完整性和PCB设计。 - 引用[3]: 描述CAN总线接口，包括PCA82C250引脚和光电耦合器。 - 引用[4]: 讨论故障保护芯片，确保在总线开路、短路或空闲时输出高电平。 这些引用似乎与用户的问题相关，因为它们涉及I/O接口、信号电平和保护措施。特别是引用[1]和[4]讨论了上拉/下拉电阻和故障保护。 用户的问题核心是：当I/O口设置为输入模式且内部下拉时，外围电路应该如何连接。 关键点： - 内部下拉：内部有一个电阻连接到地（GND），所以当没有外部驱动时，I/O引脚被拉低到逻辑低电平（0V）。 - 输入模式：I/O引脚用于读取外部信号。 外围电路的连接取决于外部信号源的类型。例如： - 如果外部信号是开关或按钮，当开关开路时，内部下拉确保引脚为低；当开关闭合时，信号被拉高。 - 如果外部信号是逻辑输出（如另一个数字IC），需要确保信号电平兼容。 一般指导原则： 1. **信号源类型**：如果外部信号是推挽输出，它可以驱动高或低电平，直接连接到I/O口即可。内部下拉在信号源不驱动时提供默认低电平。 2. **开漏或开集输出**：如果外部信号是开漏（如I2C总线），需要外部上拉电阻来驱动高电平。但用户提到内部下拉，所以如果信号源是开漏，内部下拉可能会冲突，因为上拉和下拉同时存在会导致分压，可能无法达到高电平。因此，在这种设置下，可能不需要额外上拉，或者需要调整。 - 具体到用户配置：内部下拉存在。所以对于开漏信号，外部上拉电阻可能不需要，因为内部下拉已经设置了默认低电平。但开漏信号通常需要上拉来驱动高电平，所以如果内部下拉太强，可能无法可靠地拉高信号。需要检查内部下拉电阻值。 3. **开关输入**：对于按钮或开关，通常连接在VCC和I/O口之间。当开关开路时，内部下拉拉低；当开关闭合时，VCC通过开关驱动高电平。但需要注意，如果开关连接到VCC，而I/O口有内部下拉，开关闭合时会有电流从VCC通过下拉电阻到地，可能导致功耗或电阻发热。因此，更常见的是开关连接到地，并使用内部上拉，但这里用户指定了内部下拉。 - 如果内部下拉，开关可以连接到地：当开关开路时，内部下拉拉低；当开关闭合时，引脚被直接拉到地（低）。但这样开关状态变化时电平不变（总是低），这没有意义。所以对于开关输入，内部下拉不适合。 - 正确方式：对于开关输入，通常使用内部上拉。开关一端接地，另一端到I/O口。当开关开路时，上拉拉高；当开关闭合时，拉低。 - 但用户指定了内部下拉，所以可能用于其他目的。 4. **电平兼容性**：确保外部信号电压不超过I/O口的耐受范围。 5. **保护措施**：如引用[1]和[4]提到的，添加上拉/下拉以防止总线冲突或不确定状态。 针对用户的具体情况： - I/O口设置为输入模式，内部下拉。 外围电路连接建议： - 如果外部信号源是主动驱动高或低的（如推挽输出），直接连接即可。内部下拉在信号源高阻态时提供默认低电平。 - 如果外部信号源是开漏输出，由于内部下拉存在，信号源可以拉低引脚，但拉高时可能弱，因为内部下拉在对抗。所以可能需要外部上拉电阻，但内部下拉可能使高电平不稳定。最好禁用内部下拉或使用较弱的下拉。 - 对于数字传感器或其他设备，检查数据手册以了解输出类型。 引用相关部分： - 引用[1]说：“如果上电过程中驱动器被打开，则可能引起总线冲突而导致系统工作不正常，甚至烧毁器件。此时因为不能确定各个驱动器脱离三态的顺序，各点都需要用上拉或下拉确定电平。” 这表明在输入口，使用上拉或下拉可以防止不确定状态。 - 引用[4]讨论故障保护，确保在开路时输出高电平，但用户是输入口。 在输入口，内部下拉确保当外部信号断开或未驱动时，引脚为低电平，防止浮空输入导致噪声或错误读数。 所以，外围电路应连接外部信号源，该信号源应能够驱动引脚高或低。如果信号源是电压源，确保电压在I/O口的逻辑高和低范围内。 例如： - 如果I/O口是3.3V逻辑，外部信号高电平应大于2.0V，低电平小于0.8V。 - 如果外部信号是机械开关，内部下拉配置下，开关应连接到VCC：当开关开路，下拉拉低；当开关闭合，VCC驱动高。但如上所述，这会导致电流流过下拉电阻。 更好的方式：对于开关输入，使用内部上拉，开关接地。但既然用户指定内部下拉，可能用于特定应用。 或许用户误用了术语。通常，输入口使用上拉，但下拉也用于某些情况。 总结回答结构： 1. **解释内部下拉的作用**：在输入模式下，内部下拉电阻将引脚拉低到GND，确保当外部信号未驱动时，引脚状态为低电平，防止浮空输入。 2. **外围电路连接原则**： - 外部信号源应直接连接到I/O引脚。 - 如果信号源是推挽输出，无需额外组件。 - 如果信号源是开漏或开集输出，可能需要外部上拉电阻，但内部下拉存在时，需评估电阻值以避免冲突。内部下拉电阻通常较大（如50kΩ），所以外部上拉可以工作，但高电平可能较弱。 - 对于开关输入：不建议使用内部下拉，因为开关闭合时电平不变。如果必须，开关可以连接到VCC，但注意电流。 - 添加保护：如串联电阻防止过压，或TVS二极管防止ESD。 3. **引用支持**：引用[1]强调使用上拉或下拉确定电平，避免不确定状态。 4. **生成相关问题**：根据系统指令，我需要生成相关问题。 最后，回答使用中文，结构清晰。</think>### I/O口设置为输入信号且内部下拉时的外围电路连接指南 当微控制器或数字I/O接口被配置为输入模式且启用内部下拉电阻时，这意味着I/O引脚内部有一个电阻（通常为数十kΩ，如20kΩ–100kΩ）连接到地（GND）。这种配置的主要目的是确保当外部信号未驱动或处于高阻态时，引脚被拉低到逻辑低电平（0V），从而防止引脚浮空（floating）导致的噪声、误触发或功耗问题[^1]。以下我将逐步解释外围电路应如何连接，包括基本原则、具体连接方法和注意事项。回答基于数字电路设计原理和参考引用中的相关经验。 #### 1. **内部下拉的作用和原理** - **作用**：内部下拉电阻在输入模式下提供一个默认的低电平状态。当外部信号源未主动驱动引脚时（如信号源开路或高阻态），下拉电阻将引脚电位拉至GND，避免浮空输入引起的不确定状态（例如，随机高低电平切换），这在系统上电或总线空闲时尤为重要[^1][^4]。 - **原理**：内部下拉等效于在引脚和GND之间连接一个电阻。外部信号源需要提供足够的驱动能力（电流或电压）来覆盖这个下拉，才能将引脚拉高到逻辑高电平（如3.3V或5V）。例如： - 如果外部信号驱动高电平（如3.3V），它必须“战胜”下拉电阻的拉低效应。 - 如果外部信号驱动低电平（0V），则与下拉电阻协同工作，强化低电平状态。 - 在公式中，引脚电压 $V_{\text{pin}}$ 取决于外部信号电压 $V_{\text{ext}}$ 和下拉电阻 $R_{\text{pull-down}}$。当外部信号源输出高电平时，$V_{\text{pin}}$ 应满足逻辑高电平要求（如 $V_{\text{pin}} \geq 2.0V$ 对于3.3V系统）。 #### 2. **外围电路连接原则** 外围电路的连接取决于外部信号源的类型。核心原则是：**外部信号源必须能够可靠地驱动引脚到所需电平，同时避免冲突或损坏器件**。以下是常见信号源类型的连接方法： - **外部信号源为推挽输出（如MCU、数字IC）**： - **连接方式**：直接连接信号源到I/O引脚。无需额外元件。 - **原因**：推挽输出可以主动驱动高或低电平，内部下拉仅在信号源高阻态时生效，提供默认低电平。例如： - 当信号源输出高电平时，它覆盖下拉电阻，引脚被拉高。 - 当信号源输出低电平时，与下拉电阻协同，确保引脚稳定低电平。 - 这适用于大多数数字信号接口，如GPIO连接其他IC。 - **注意事项**：确保信号源电压与I/O口逻辑电平兼容（如3.3V信号源连接3.3V I/O口）。如果电压不匹配，需添加电平转换电路。 - **外部信号源为开漏或开集输出（如I²C总线、某些传感器）**： - **连接方式**：通常需要外部上拉电阻（如4.7kΩ）连接到VCC（电源电压），但内部下拉存在时需谨慎。 - **原因**：开漏输出只能拉低引脚，不能主动拉高。内部下拉会与外部上拉形成分压网络，可能导致高电平不稳定（如高电平电压不足）。例如： - 如果内部下拉电阻 $R_{\text{pull-down}}$ 和外部上拉电阻 $R_{\text{pull-up}}$ 形成分压，引脚电压 $V_{\text{pin}}$ 为： $$ V_{\text{pin}} = V_{\text{CC}} \times \frac{R_{\text{pull-down}}}{R_{\text{pull-down}} + R_{\text{pull-up}}} $$ 如果 $R_{\text{pull-down}}$ 太小（如<10kΩ），$V_{\text{pin}}$ 可能低于逻辑高电平阈值，导致误读。 - **解决方案**：优先使用内部下拉，并省略外部上拉（如果信号源驱动能力足够）。或选择较大的外部上拉电阻（如10kΩ）以弱化冲突。如果不可行，建议禁用内部下拉（如果MCU支持配置）。 - **注意事项**：引用[4]提到故障保护设计，在总线开路时确保高电平输出，但这里是输入口，内部下拉已提供默认低电平保护[^4]。 - **外部信号源为机械开关或按钮**： - **连接方式**：开关一端连接到VCC（电源电压），另一端连接到I/O引脚。开关开路时，内部下拉拉低引脚；开关闭合时，VCC驱动引脚高电平。 - 示例电路： ``` VCC ---- [开关] ---- I/O引脚 (内部下拉到GND) ``` - **原因**：内部下拉确保开关开路时引脚为低电平（逻辑0）。开关闭合时，VCC通过开关提供高电平（逻辑1），覆盖下拉电阻。 - **注意事项**： - 开关闭合时，电流会从VCC通过下拉电阻流到GND，导致静态功耗。计算功耗：如果下拉电阻为50kΩ且VCC=3.3V，电流 $I = \frac{V_{\text{CC}}}{R_{\text{pull-down}}} = \frac{3.3V}{50k\Omega} = 66\mu A$，功耗较小，通常可接受。 - 避免开关直接接地：如果开关接地（开关一端接地，另一端到引脚），内部下拉会使引脚始终为低电平，无法检测开关状态变化。 - 添加保护：串联一个限流电阻（如1kΩ）防止开关抖动或ESD损坏，引用[2]强调信号完整性在接口设计中的重要性[^2]。 - **通用保护措施**： - **防总线冲突**：如引用[1]所述，在系统上电时，内部下拉可防止总线冲突（多个驱动器同时激活），确保引脚初始状态确定[^1]。 - **ESD和过压保护**：对于长线缆或噪声环境，在I/O引脚添加： - 串联电阻（如22Ω–100Ω）限制电流。 - TVS二极管或钳位二极管到VCC/GND，防止静电或电压浪涌。 - 引用[3]中CAN总线使用光电耦合器实现电气隔离，在高压或噪声敏感场合可借鉴[^3]。 - **电平转换**：如果外部信号电压高于I/O口耐受范围（如5V信号连接3.3V I/O），使用电阻分压或电平转换IC。 #### 3. **设计注意事项** - **电阻值匹配**：内部下拉电阻值通常固定（查MCU数据手册）。如果外部信号源驱动能力弱（如高输出阻抗传感器），内部下拉可能导致高电平不足。测试 $V_{\text{pin}}$ 确保满足逻辑阈值（如 $V_{\text{IH}}$ 和 $V_{\text{IL}}$）。 - **功耗优化**：内部下拉在静态时消耗微量电流，但在电池供电设备中，如果外部信号常高，考虑禁用下拉（如果MCU支持）以节能。 - **信号完整性**：如引用[2]指出，背板或长距离连接需注意走线延迟和阻抗匹配。保持外围电路走线短，避免电容耦合噪声[^2]。 - **故障保护**：引用[4]提到总线开路时使用特定芯片确保高电平，但输入口内部下拉已提供低电平默认值，无需额外故障保护[^4]。 #### 总结 在I/O口设置为输入模式且内部下拉时，外围电路的核心是**直接连接外部信号源**，并确保信号源能可靠驱动引脚电平： - 推挽输出：直接连接。 - 开漏输出：谨慎添加外部上拉，或优先使用内部下拉。 - 机械开关：开关连接到VCC，引脚内部下拉。 - 始终添加保护元件（如串联电阻、TVS二极管）并验证电平兼容性。 此配置可有效防止浮空输入，提升系统可靠性。实际连接前，务必参考MCU数据手册确认内部下拉电阻值和逻辑电平阈值。 ### 相关问题 1. 内部上拉和下拉电阻在输入模式下的区别是什么？如何选择？ 2. 如何计算内部下拉电阻导致的功耗，以及在低功耗设计中如何优化？ 3. 在I/O口输入模式下，如何处理外部信号电压高于MCU供电电压的情况？ 4. 引用[3]中提到的光电耦合器在接口隔离中的作用，是否适用于所有数字输入电路？[^3] [^1]: 有时我们可能采用上电三态的器件驱动驱动器的 OE 端等信号。这些信号在上电过程中对其电平有要求，如果上电过程中驱动器被打开，则可能引起总线冲突而导致系统工作不正常，甚至烧毁器件。此时因为不能确定各个驱动器脱离三态的顺序，各点都需要用上拉或下拉确定电平。 [^2]: 我们的移动通讯基站系统都很多单板构成，由背板互连线和电缆等实现单板间的的连接关系。在单板上，我们一般都会很注意的规划拓扑，注意 PCB 走线延迟的控制，确保各个芯片接口的建立保持时间。但是对于单板间接口和背板的信号完整性关注不够。 [^3]: PCA82C250引脚端功能如下。 引脚端1，TXD：发射数据输入； 引脚端2,GND:接地; 引脚端3,VCC:电源电压; 引脚端4，RXD：接收数据输出； 引脚端5, Vref:基准电压输出; 引脚端6,CANL:低电平 CAN电压输入/输出; 引脚端7,CANH:高电平 CAN电压输入/输出; 引脚端8，Rs：斜率电阻输入。 4. 高速光电耦合器 为了增强CAN总线节点的抗干扰能力,SJA1000的 TX0和 RX0并不是直接与PCA82C250的 TXD和 RXD相连,而是通 过高速 光电耦合器 6N137 后与 PCA82C250 相连，这样就很好地实现了总线上各 CAN总线节点之间的电气隔离。6N137是高速光电耦合器,兼容 TTL 和 COMS 电平,可通过信号的宽度为10 MHz,完全满足 CAN总线信号1 Mbps的通信速率。6N137内部结构与引脚端封装如图2-14所示，引脚端输入/输出关系如表2-6所列。 2.3.3 CAN总线接口通信模块电路和PCB。 [^4]: （1）使用带故障保护的芯片，它会在总线开路、短路和空闲情况下，使接收器的输出为高电平。确保总线空闲、短路时接收器输出高电平是由改变接收器输入门限来实现的。例如，MAX3080～MAX 3089输入灵敏度为-50mV/-200mV，即差分接收器输入电压UA－B≥-50mV时，接收器输出逻辑高电平；如果UA－B≤-200mV，则输出逻辑低电平。当接收器输入端总线短路或总线上所有发送器被禁止时，接收器差分输入端为0V，从而使接收器输出高电平。同理，SN75276的灵敏度为0mV/-300mV，因而达到故障保护的目的。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值