Qemu-STM32(九)：STM32F407加入GPIO控制器

已于 2025-03-05 08:48:19 修改
阅读量193 收藏 1
点赞数 6
分类专栏： qemu 文章标签： stm32 嵌入式硬件 单片机
于 2025-02-27 22:28:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/yanl1229/article/details/145915435
版权

本文主要描述了在Qemu平台中，如何添加STM32F407的GPIO控制器模拟代码。

参考资料

STM32F4XX TRM手册，手册编号：RM0090

添加步骤

1、在hw/arm/Kconfig文件中添加STM32F4XX_GPIO，如下所示:

+号部分为新增加内容

--- a/hw/arm/Kconfig
+++ b/hw/arm/Kconfig
@@ -342,6 +342,7 @@ config STM32F407_SOC
     select STM32F4XX_RCC
     select STM32F4XX_PWR
     select STM32F4XX_TIMER
+    select STM32F4XX_GPIO

2、在include/hw/arm/stm32f407_soc.h文件中添加

+号部分为新增加内容

--- a/include/hw/arm/stm32f407_soc.h
+++ b/include/hw/arm/stm32f407_soc.h
@@ -29,6 +29,7 @@
 #include "hw/misc/stm32f4xx_rcc.h"
 #include "hw/misc/stm32f4xx_pwr.h"
 #include "hw/timer/stm32f4xx_timer.h"
+#include "hw/gpio/stm32f4xx_gpio.h"
 
 #define TYPE_STM32F407_SOC "stm32f407-soc"
 #define STM32F407_SOC(obj) \
@@ -62,6 +63,20 @@
 #define RCC_BASE_ADDR       0x40023800
 #define POWER_BASE_ADDR     0x40007000
 
+/* PortA ~ PortK */
+#define STM_NUM_GPIOS       11
+#define STM_GPIO_PORTA      0x40020000
+#define STM_GPIO_PORTB      0x40020400
+#define STM_GPIO_PORTC      0x40020800
+#define STM_GPIO_PORTD      0x40020c00
+#define STM_GPIO_PORTE      0x40021000
+#define STM_GPIO_PORTF      0x40021400
+#define STM_GPIO_PORTG      0x40021800
+#define STM_GPIO_PORTH      0x40021c00
+#define STM_GPIO_PORTI      0x40022000
+#define STM_GPIO_PORTJ      0x40022400
+#define STM_GPIO_PORTK      0x40022800
+
 #define FLASH_BASE_ADDRESS  0x8000000
 #define FLASH_SIZE          0x100000
 #define SRAM_BASE_ADDRESS   0x20000000
@@ -84,6 +99,8 @@ typedef struct STM32F407State {
     STM32F4XXPowerState power;
     STM32F4XXUsartState usart[STM_NUM_USARTS];
     STM32F4XXTimerState timer[STM_NUM_TIMERS];
+    STM32F4XXGPIOState gpio[STM_NUM_GPIOS];
+
 } STM32F407State;
 
 #endif
\ No newline at end of file

3、在hw/arm/stm32f407_soc.c文件中添加如下代码片段

+号部分为新增加内容

--- a/hw/arm/stm32f407_soc.c
+++ b/hw/arm/stm32f407_soc.c
@@ -42,6 +42,12 @@ static const uint32_t usart_addr[STM_NUM_USARTS] = {
     STM32F407_USART6
 };
 
+static const uint32_t gpio_addr[STM_NUM_GPIOS] = {
+    STM_GPIO_PORTA, STM_GPIO_PORTB, STM_GPIO_PORTC, STM_GPIO_PORTD,
+    STM_GPIO_PORTE, STM_GPIO_PORTF, STM_GPIO_PORTG, STM_GPIO_PORTH,
+    STM_GPIO_PORTI, STM_GPIO_PORTJ, STM_GPIO_PORTK
+};
+
 static const int usart_irq[STM_NUM_USARTS] = {
     37, 38, 39, 71
 };
@@ -84,6 +90,12 @@ static void stm32f407_soc_initfn(Object *obj)
         object_initialize(&s->timer[i], sizeof(s->timer[i]), TYPE_STM32F4XX_TIMER);
         qdev_set_parent_bus(DEVICE(&s->timer[i]), sysbus_get_default());
     }
+
+    for (i = 0; i < STM_NUM_GPIOS; i++) {
+        object_initialize(&s->gpio[i], sizeof(s->gpio[i]),
+                          TYPE_STM32F4XX_GPIO);
+        qdev_set_parent_bus(DEVICE(&s->gpio[i]), sysbus_get_default());
+    }
 }
 
 static void stm32f407_soc_realize(DeviceState *dev_soc, Error **errp)
@@ -174,6 +186,17 @@ static void stm32f407_soc_realize(DeviceState *dev_soc, Error **errp)
         sysbus_mmio_map(busdev, 0, timer_addr[i]);
         sysbus_connect_irq(busdev, 0, qdev_get_gpio_in(armv7m, timer_irq[i]));
     }
+    /* GPIO A to K */
+    for (i = 0; i < STM_NUM_GPIOS; i++) {
+        dev = DEVICE(&(s->gpio[i]));
+        object_property_set_bool(OBJECT(&s->gpio[i]), true, "realized", &err);
+        if (err != NULL) {
+            error_propagate(errp, err);
+            return;
+        }
+        busdev = SYS_BUS_DEVICE(dev);
+        sysbus_mmio_map(busdev, 0, gpio_addr[i]);
+    }
 }

4.在hw/gpio/Kconfig中添加

--- a/hw/gpio/Kconfig
+++ b/hw/gpio/Kconfig
@@ -7,3 +7,6 @@ config PL061
 
 config GPIO_KEY
     bool
+
+config STM32F4XX_GPIO
+    bool
\ No newline at end of file

5.在hw/gpio/Makefile.objs中添加

--- a/hw/gpio/Makefile.objs
+++ b/hw/gpio/Makefile.objs
@@ -10,3 +10,4 @@ common-obj-$(CONFIG_IMX) += imx_gpio.o
 common-obj-$(CONFIG_RASPI) += bcm2835_gpio.o
 common-obj-$(CONFIG_NRF51_SOC) += nrf51_gpio.o
 common-obj-$(CONFIG_ASPEED_SOC) += aspeed_gpio.o
+common-obj-$(CONFIG_STM32F4XX_GPIO) += stm32f4xx_gpio.o
\ No newline at end of file

6.在hw/gpio/创建新文件stm32f4xx_gpio.c

new file mode 100644
index 00000000..b72e5c5c
--- /dev/null
+++ b/hw/gpio/stm32f4xx_gpio.c
@@ -0,0 +1,206 @@
+/*
+ * Copyright (c) 2020 liang yan <yanl1229@163.com>
+ *
+ * STM32F4XX GPIO
+ *
+ * This program is free software; you can redistribute it and/or modify
+ * it under the terms of the GNU General Public License version 2 as
+ * published by the Free Software Foundation.
+ *
+ * This program is distributed in the hope that it will be useful,
+ * but WITHOUT ANY WARRANTY; without even the implied warranty of
+ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
+ * GNU General Public License for more details.
+ *
+ * You should have received a copy of the GNU General Public License along
+ * with this program; if not, see <http://www.gnu.org/licenses/>.
+ *
+ * Contributions after 2012-01-13 are licensed under the terms of the
+ * GNU GPL, version 2 or (at your option) any later version.
+ */
+#include "qemu/osdep.h"
+#include "qapi/error.h"
+#include "qemu/log.h"
+#include "hw/gpio/stm32f4xx_gpio.h"
+#include "hw/irq.h"
+#include "hw/qdev-properties.h"
+#include "migration/vmstate.h"
+#include "qemu/module.h"
+
+#ifndef STM_GPIO_ERR_DEBUG
+#define STM_GPIO_ERR_DEBUG 0
+#endif
+
+#define DB_PRINT_L(lvl, fmt, args...) do { \
+    if (STM_GPIO_ERR_DEBUG >= lvl) { \
+        qemu_log("%s: " fmt, __func__, ## args); \
+    } \
+} while (0);
+
+#define DB_PRINT(fmt, args...) DB_PRINT_L(1, fmt, ## args)
+
+static void stm32f4xx_gpio_reset(DeviceState *dev)
+{
+    STM32F4XXGPIOState *s = STM32F4XX_GPIO(dev);
+    s->gpio_mode     = 0x00000000;
+    s->gpio_otyper   = 0x00000000;
+    s->gpio_ospeedr  = 0x00000000;
+    s->gpio_otyper   = 0x00000000;
+    s->gpio_pupdr    = 0x00000000;
+    s->gpio_idr      = 0x00000000;
+    s->gpio_odr      = 0x00000000;
+    s->gpio_bsrr     = 0x00000000;
+    s->gpio_lckr     = 0x00000000;
+    s->gpio_afrl     = 0x00000000;
+    s->gpio_afrh     = 0x00000000;
+}
+
+static uint64_t stm32f4xx_gpio_read(void *opaque, hwaddr addr,
+                                     unsigned int size)
+{
+    STM32F4XXGPIOState *s = opaque;
+    uint64_t retvalue = 0;
+
+    DB_PRINT("Address: 0x%" HWADDR_PRIx "\n", addr);
+    switch(addr) {
+    case STM_GPIO_MODE:
+        retvalue = s->gpio_mode;
+        break;
+    case STM_GPIO_OTYPER:
+        retvalue = s->gpio_otyper;
+        break;
+    case STM_GPIO_OSPEEDR:
+        retvalue = s->gpio_ospeedr;
+        break;
+    case STM_GPIO_PUPDR:
+        retvalue = s->gpio_pupdr;
+        break;
+    case STM_GPIO_IDR:
+        retvalue = s->gpio_idr;
+        break;
+    case STM_GPIO_ODR:
+        retvalue = s->gpio_odr;
+        break;
+    case STM_GPIO_BSRR:
+        retvalue = s->gpio_bsrr;
+        break;
+    case STM_GPIO_LCKR:
+        retvalue = s->gpio_lckr;
+        break;
+    case STM_GPIO_AFRL:
+        retvalue = s->gpio_afrl;
+        break;
+    case STM_GPIO_AFRH:
+        retvalue = s->gpio_afrh;
+        break;
+    default:
+        qemu_log_mask(LOG_GUEST_ERROR, "%s: Bad offset 0x%" HWADDR_PRIx "\n",
+            __func__, addr);
+        retvalue = 0;
+        break;
+    }
+    return retvalue;
+}
+
+static void stm32f4xx_gpio_write(void *opaque, hwaddr addr,
+                                uint64_t val64, unsigned int size)
+{
+    STM32F4XXGPIOState *s = opaque;
+    uint32_t value = val64;
+
+    DB_PRINT("Address: 0x%" HWADDR_PRIx ", Value: 0x%x\n", addr, value);
+    switch(addr) {
+    case STM_GPIO_MODE:
+        s->gpio_mode = value;
+        break;
+    case STM_GPIO_OTYPER:
+        s->gpio_otyper = value;
+        break;
+    case STM_GPIO_OSPEEDR:
+        s->gpio_ospeedr = value;
+        break;
+    case STM_GPIO_PUPDR:
+        s->gpio_pupdr = value;
+        break;
+    case STM_GPIO_IDR:
+        s->gpio_idr = value;
+        break;
+    case STM_GPIO_ODR:
+        s->gpio_odr = value;
+        break;
+    case STM_GPIO_BSRR:
+        s->gpio_bsrr = value;
+        break;
+    case STM_GPIO_LCKR:
+        s->gpio_lckr = value;
+        break;
+    case STM_GPIO_AFRL:
+        s->gpio_afrl = value;
+        break;
+    case STM_GPIO_AFRH:
+        s->gpio_afrh = value;
+        break;
+    default:
+        qemu_log_mask(LOG_GUEST_ERROR, "%s: Bad offset 0x%" HWADDR_PRIx "\n",
+            __func__, addr);
+    }
+}
+
+static const MemoryRegionOps stm32f4xx_gpio_ops = {
+    .read = stm32f4xx_gpio_read,
+    .write = stm32f4xx_gpio_write,
+    .endianness = DEVICE_NATIVE_ENDIAN,
+};
+
+static const VMStateDescription vmstate_stm32f4xx_gpio = {
+    .name = TYPE_STM32F4XX_GPIO,
+    .version_id = 1,
+    .minimum_version_id = 1,
+    .fields = (VMStateField[]) {
+        VMSTATE_UINT32(gpio_mode, STM32F4XXGPIOState),
+        VMSTATE_UINT32(gpio_otyper, STM32F4XXGPIOState),
+        VMSTATE_UINT32(gpio_ospeedr, STM32F4XXGPIOState),
+        VMSTATE_UINT32(gpio_pupdr, STM32F4XXGPIOState),
+        VMSTATE_UINT32(gpio_idr, STM32F4XXGPIOState),
+        VMSTATE_UINT32(gpio_odr, STM32F4XXGPIOState),
+        VMSTATE_UINT32(gpio_bsrr, STM32F4XXGPIOState),
+        VMSTATE_UINT32(gpio_lckr, STM32F4XXGPIOState),
+        VMSTATE_UINT32(gpio_afrl, STM32F4XXGPIOState),
+        VMSTATE_UINT32(gpio_afrh, STM32F4XXGPIOState),
+        VMSTATE_END_OF_LIST()
+    }
+};
+
+static void stm32f4xx_gpio_init(Object *obj)
+{
+    STM32F4XXGPIOState *s = STM32F4XX_GPIO(obj);
+
+    memory_region_init_io(&s->mmio, obj, &stm32f4xx_gpio_ops, s,
+                          TYPE_STM32F4XX_GPIO, 0x400);
+    sysbus_init_mmio(SYS_BUS_DEVICE(obj), &s->mmio);
+
+    sysbus_init_irq(SYS_BUS_DEVICE(obj), &s->irq);
+}
+
+static void stm32f4xx_gpio_class_init(ObjectClass *klass, void *data)
+{
+    DeviceClass *dc = DEVICE_CLASS(klass);
+
+    dc->reset = stm32f4xx_gpio_reset;
+    dc->vmsd = &vmstate_stm32f4xx_gpio;
+}
+
+static const TypeInfo stm32f4xx_gpio_info = {
+    .name          = TYPE_STM32F4XX_GPIO,
+    .parent        = TYPE_SYS_BUS_DEVICE,
+    .instance_size = sizeof(STM32F4XXGPIOState),
+    .instance_init = stm32f4xx_gpio_init,
+    .class_init    = stm32f4xx_gpio_class_init,
+};
+
+static void stm32f4xx_gpio_register_types(void)
+{
+    type_register_static(&stm32f4xx_gpio_info);
+}
+
+type_init(stm32f4xx_gpio_register_types)

7.在include/hw/gpio/创建stm32f4xx_gpio.h文件

new file mode 100644
index 00000000..7b9c41e9
--- /dev/null
+++ b/include/hw/gpio/stm32f4xx_gpio.h
@@ -0,0 +1,62 @@
+/*
+ * Copyright (c) 2020 liang yan <yanl1229@163.com>
+ *
+ * STM32F4XX GPIO
+ *
+ * This program is free software; you can redistribute it and/or modify
+ * it under the terms of the GNU General Public License version 2 as
+ * published by the Free Software Foundation.
+ *
+ * This program is distributed in the hope that it will be useful,
+ * but WITHOUT ANY WARRANTY; without even the implied warranty of
+ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
+ * GNU General Public License for more details.
+ *
+ * You should have received a copy of the GNU General Public License along
+ * with this program; if not, see <http://www.gnu.org/licenses/>.
+ *
+ * Contributions after 2012-01-13 are licensed under the terms of the
+ * GNU GPL, version 2 or (at your option) any later version.
+ */
+#ifndef STM32F4XX_GPIO_H
+#define STM32F4XX_GPIO_H
+
+#include "hw/sysbus.h"
+
+#define STM_GPIO_MODE           0x00
+#define STM_GPIO_OTYPER         0x04
+#define STM_GPIO_OSPEEDR        0x08
+#define STM_GPIO_PUPDR          0x0C
+#define STM_GPIO_IDR            0x10
+#define STM_GPIO_ODR            0x14
+#define STM_GPIO_BSRR           0x18
+#define STM_GPIO_LCKR           0x1c
+#define STM_GPIO_AFRL           0x20
+#define STM_GPIO_AFRH           0x24
+
+#define TYPE_STM32F4XX_GPIO "stm32f4xx-gpio"
+#define STM32F4XX_GPIO(obj) \
+    OBJECT_CHECK(STM32F4XXGPIOState, (obj), TYPE_STM32F4XX_GPIO)
+
+typedef struct {
+    /* <private> */
+    SysBusDevice parent_obj;
+
+    /* <public> */
+    MemoryRegion mmio;
+
+    uint32_t gpio_mode;
+    uint32_t gpio_otyper;
+    uint32_t gpio_ospeedr;
+    uint32_t gpio_pupdr;
+    uint32_t gpio_idr;
+    uint32_t gpio_odr;
+    uint32_t gpio_bsrr;
+    uint32_t gpio_lckr;
+    uint32_t gpio_afrl;
+    uint32_t gpio_afrh;
+
+    qemu_irq irq;
+} STM32F4XXGPIOState;
+
+#endif
\ No newline at end of file

总结

1、本文描述了如何在qemu中添加stm32f407平台上GPIO控制器实现；

2、完成的提交记录，请查看代码库链接;

链接：

1、qemu代码库链接

yanl1229/qemu-5.0

Qemu-STM32(五)：STM32F407加入USART控制器
yanl1229的博客
02-14 407
本文主要描述了在Qemu平台中，如何在添加STM32F407中添加USART控制器。1、本文描述了如何在qemu中添加stm32f407平台上UASRT控制器实现；2、完成的提交记录，请查看代码库链接。
Qemu-STM32(四)：STM32F407加入外部中断控制器(EXTI)
yanl1229的博客
02-14 141
本文主要描述了在Qemu平台中，如何在添加STM32F407中添加External interrupt/event controller 功能。1、本文描述了如何在qemu中添加stm32f407平台上External interrupt/event controller控制器实现；2、因为qemu的源码库已经加入了exti的实现代码，因为这里只描述了添加步骤3、完成的提交记录，请查看代码库链接。
stm32CubeMX生成qemu能跑的工程
08-19
stm32CubeMX生成qemu能跑的工程，是用gcc，自己命令行操作的，完全ok
stm32 在qemu运行
lyq308152569的博客
07-28 689
通过cubemx 选择 stm32f407 调试功能关闭，设置外部时钟，设置串口1，选择makefile 工程，生产代码屏蔽系统时钟配置添加 发生代码。
qemu模拟stm32
增强哥哥的BLOG
11-29 519
https://github.com/beckus/qemu_stm32https://github.com/beckus/stm32_p103_demos
qemu STM32 VSCode调试环境配置
难波儿万的博客
03-14 2531
系列文章目录 文章目录系列文章目录前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：以下是本篇文章正文内容，下面案例可供参考 一、pandas是什么？ 示例：pandas 是基于NumPy 的一种工具，该工具是为了解决数据分析任务而创建的。 二、使用步骤 1.引入库 代码如下（示例）： import numpy
qemu的STM32虚拟化环境
热门推荐
难波儿万的博客
01-31 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录前言一、qemu是什么二、使用步骤1.引入库2.读入数据总结 前言 年关将近，2021年新年再一次受新冠影响无法好好的回家过了。由于工作需要了解一点ARM汇编的知识，于是我决定学习一下。上来第一件事就是希望有一个学习的环境，买一个开发板感觉不值得，于是希望可以用qemu构建一个虚拟化的环境来助力一下自己的学习热情。 一、qemu是什么 qeme是一个虚拟机，自持许多架构的cpu，反正就是一个开源又强大的东西。具体的内容可以参考官
Qemu-STM32(六)：STM32F407加入RCC控制器
最新发布
yanl1229的博客
02-19 212
本文主要描述了在Qemu平台中，如何在添加STM32F407中添加RCC控制器。1、本文描述了如何在qemu中添加stm32f407平台上RCC控制器实现；2、RCC模块主要功能就是配置STM32F407运行时的时钟频率;2、完成的提交记录，请查看代码库链接;
Qemu-STM32(三)：STM32F407加入系统配置控制器(SYSCFG)
yanl1229的博客
02-14 342
1、本文描述了如何在qemu中添加stm32f407平台上System Configuration Controller控制器实现；2、因为qemu的源码库已经加入了syscfg的实现代码，因为这里只描述了添加步骤3、完成的提交记录，请查看代码库链接。
【移植】轻量系统STM32F407芯片移植案例
CTrup的博客
09-01 3693
介绍基于芯片在拓维信息 Niobe407 开发板上移植 OpenHarmony LiteOS-M 轻量系统，提供交通、工业领域开发板解决方案。移植架构采用Board与SoC分离方案，使用arm gcc工具链Newlib C库，实现了lwiplittlefshdf等子系统及组件的适配，开发了配套应用示例代码，支持通过 Kconfig 图形化配置编译选项。
探索QEMU_STM32：在虚拟环境中模拟STM32微控制器
gitblog_00063的博客
04-17 1835
探索QEMU_STM32：在虚拟环境中模拟STM32微控制器 项目地址:https://gitcode.com/gh_mirrors/qe/qemu_stm32 项目简介 是一个基于开源软件模拟器QEMU的项目，它的目标是提供一个环境，让用户能够在个人电脑上模拟STM32系列的微控制器，而无需实体硬件。这个项目对于开发人员、教学者和爱好者来说，是一个非常实用的工具，因为它允许在软件中进行快速测试和...
gdb连接qemu调试stm32程序
biao2488890051的博客
08-21 1637
不是elf文件，RT-Thread Studio这个IDE的控制台显示的是elf文件，我始终无法成功，搞了好久，才发现应该是bin文件，其实想想也对，qemu就是个裸芯片模拟，运行的当然是纯净的bin文件啦。elf文件（是带调试信息的目标文件）这种都是给调试器运行的。此时的qemu会等待另一个命令行窗口gdb通过端口1234来连接它......（关于这些选项的意思，我前面的博客都讲得很清楚的了，大家自己看看喔）此时，qemu那端的窗口也在输出程序中的串口信息了喔。打开另一个命令行窗口（gdb端）
用IDA PRO + QEMU动态调试STM32固件
ic2121的博客
02-08 944
由于QEMU不支持STM32H7所以没办法运行整个程序，要是有硬件插上JILINK很容易就能知道哪个程序校验整个固件，静态不容易看到哪里进行校验。这个不用调试肉眼就可以看出来，通过和密码表比较，密码表里面有就向R6+0x814地址写0XFA，没有就写0X58。要是有硬件我一定研究如何去掉保护免费放出固件，让搞**的没把法赚钱，但是没硬件就没办法了。下面一些是对生成密码简单移位的程序，但是有上百行，人工看比较麻烦，所以运行动态调试。​知己知彼百战不殆，了解下敌人都是什么套路，有助于更好的保护自己的程序。
qemu 模拟stm32f103RB uart && system tick
dp__mcu的专栏
09-02 1098
其实就是用 103的bin文件，qemu用的模拟器是205的。system tick属于芯片核里面的，估计寄存器地址一样。因为keil中的代码模拟的是stm32f103,其串口的基地址为 0x40013800，需要修改。keil4.72.0.0 设置输出 bin asm。
QEMU STM32 项目使用教程
gitblog_00178的博客
10-11 628
QEMU STM32 项目使用教程 qemu_stm32 项目地址: https://gitcode.com/gh_mirrors/qe/qemu_stm32 1. 项目介...
qemu stm32环境搭建教程
qq_38901733的博客
08-07 1932
基于qemu-stm32 开发stm32程序
Windows下STM32F407裸机程序在QEMU模拟器运行教程
资源摘要信息:"本教程详细介绍了如何在Windows环境下使用QEMU模拟器运行STM32F407微控制器的裸机程序，并且实现控制台的打印信息输出。这里提供的是一个可以直接运行的环境，其中包括了qemu-system-arm.exe执行文件...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值