ADC+DMA使用时需要关闭DCache

最新推荐文章于 2025-07-08 19:44:30 发布
原创 最新推荐文章于 2025-07-08 19:44:30 发布 · 247 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#stm32

在使用ADC时遇到DCache相关问题，发现在开启continuousconversionmode后，屏幕出现黑屏现象，推测可能由于持续进入DMA中断导致。解决方法是在中断中禁能中断并更新状态。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

今天在使用ADC时候碰到了一个关于DCache的问题。

接下来写下过程。

 

 

 

 

最后在中断中一定要加上这句话来使中断失能并更新中断，我同时也发现了如果打开continuous conversion mode的时候 屏幕会黑屏，我猜是因为一直进DMA中断的原因。。。

Zynq DMA与Dcache一致性调试
CAOXUN_FPGA的博客
08-30 4281
0. 背景 Zynq FPGA的优势之一就是PS端与PL端基于高带宽的协同设计，以简化系统的硬件架构和提高系统的集成度和整体性能。例如：在某些硬件加速应用场合，PL端需要与DDR3存储芯片进行高速率的数据交互，且通常都采用DMA方式实现的。 PS端集成DMA控制器硬件单元CDMA，PL端有AXI DMA软核可以使用。整个数据交互通信链路的节点包含5个。 CPU <——> Dcache <——> DDR3 <——> ...
消除CACHE对DMA的影响
有趣的人生 一半是山川湖海 一半是初心情怀
07-12 496
随着社会的发展、人们生活水平的提高，人们对嵌入式计算机应用的要求也越来越高。因此，对嵌入式系统的性能要求也越来越高。明显体现在嵌入式系统的ＣＰＵ速度的不断提高上。但问题也随之而来，嵌入式ＣＰＵ的主频不断地提高，一方面加强了ＣＰＵ的处理能力，另一方面，在速度上造成了与慢速的系统存储器极不相配的情况，从而影响了整个系统的性能。 为了解决这个问题，引入了ＣＡＣＨＥ技术。ＣＡＣＨＥ是一种高速缓冲存储器，...
如何消除CACHE对DMA的影响?
欢迎光临zhtek的博客
09-04 6291
各位看官，阅读之前，请帮忙点击这里一下，多谢！嵌入式系统中的CACHE问题郑州解放军信息工程大学（450002） 陈曦 李汉宁随着社会的发展、人们生活水平的提高，人们对嵌入式计算机应用的要求也越来越高。因此，对嵌入式系统的性能要求也越来越高。明显体现在嵌入式系统的ＣＰＵ速度的不断提高上。但问题也随之而来，嵌入式ＣＰＵ的主频不断地提高，一方面加强了ＣＰＵ的处理能力，另一方面，在速度上
RootCause深度分析：为什么DCache常会导致LCD显示异常（数据一致性问题）
热门推荐
HowieXue 薛永浩的博客
12-14 1万+
很多具备Dcache的 LCD显示设备，在MCU程序设计中，经常会发生由于使用DCache引起的数据错误/混乱等问题，导致LCD显示异常，例如出现花屏、页面显示错位、屏幕显示失真等现象。 这都是属于**数据一致性问题**： >既Cache与外部存储中的数据不一致，会导致core（软件）与硬件模块（例如PXP, eLCDIF）之间配合失败，也会导致不同软件函数间协调失败（比如需要判断flag的）
CACHE启用与否对DMA编程的影响
孤独的思考
08-14 952
1、直接内存存储DMA可以在不需要CPU的干预下完成数据的转移。通常而言DMA控制器具有系统内部总线的Master接口，如果仅在系统内部总线的接口而言，DMA控制器和CPU的地位是一样的，就是都可以通过系统总线访问内存、外设。 2、假设需要DMA将外设输入的数据移动到内存的某个地址，DMA所进行的数据移动过程对CPU透明，即CPU感觉不到内存中某个地址的内容发生了变化。如果CPU已对此地
DMA学习笔记之一 -- dma和cache一致性
09-08 1839
//设备模型中封装了dma相关的操作函数集： struct device { .... u64 *dma_mask; /* dma mask (if dma'able device) */ u64 coherent_dma_mask;//Like dma_mask, but for alloc_coherent mapping as not all hardware
GD32H7 DCache DMA 冲突
02-15
当使用DMA进行外设到内存或内存到外设的数据传输时，可能会遇到Cache带来的挑战。这是因为DMA操作绕过了处理器的核心Cache层次结构，在直接访问物理地址空间的同时可能导致Cache中的副本变得陈旧。 对于GD32H7而言...
[ZYNQ]开发之基于 AN108 模块的ADC 采集以太网传输
weixin_45303812的博客
08-27 6662
本文基于AN108模块，将ADC采集的数据通过以太网传输到上位机。
DMA（直接内存访问）是什么？
最新发布
guigenyi的专栏
07-08 800
DMA（直接内存访问）是一种硬件技术，允许外设直接与内存交换数据而无需CPU参与，显著提升系统性能。其核心优势在于解放CPU资源、提高数据传输效率并降低功耗。DMA通过专用控制器实现，支持单次、突发和循环传输模式，广泛应用于视频采集、网络数据处理等场景。使用时需注意缓存一致性和内存安全问题。与CPU搬运相比，DMA在大批量数据传输中具有明显速度优势，是现代计算机系统中不可或缺的高效数据传输解决方案。
stm32h750配置lwip ADC
guowuoo2008的博客
03-27 907
stm32h750 使用stm32cube生成代码LWIP、ADC，MPU管理设置、BUG修复。
DMA 与 Data Cache一致性分析
qq_41864662的博客
07-16 995
本文转载来源：https://cloud.tencent.com/developer/article/1652916 仅仅是用于本人学习记录。 Data Cache与DMA一致性问题 在ZYNQ的PS侧存在Cache，CPU与DDR之间通过Cache进行交互，数据暂存在Data cache中，在处理器对DDR进行写数据操作时，如果不将数据通过Cache送入DDR，DDR中的数据不会变化。 在进行DMA操作时，如果没有对Cache进行适当的操作，可能导致以下两种错误： 1、DMA从外设读取数据供处理器使用，D
DMA CACHE一致性
wll1228的博客
11-13 1415
先简单说一下DMA的CACHE一致性是个啥问题。CPU在访问内存时，首先判断所要访问的内容是否在Cache中，如果在，就称为“命中（hit）”，此时CPU直接从Cache中调用该内容；否则，就 称为“ 不命中”，CPU只好去内存中调用所需的子程序或指令了。CPU不但可以直接从Cache中读出内容，也可以直接往其中写入内容。由于Cache的存取速 率相当快，使得CPU的利用率大大提高，进而使整个系统的性能得以提升。Cache的一致性就是直Cache中的数据，与对应的内存中的数据是一致的。DMA是直接操作总线地
stm32cubeMX+HAL库+串口DMA+iap跳转+DCache
autumn_7654321的博客
10-26 736
1.串口dma 中断接收hal_uart_receive_it只能接收一次，要把他放在中断函数里才能连续接收，且while前要使用一次。 dma的fifo能减少进入dma中断的时间，但是并不大。 DCache会与dma冲突，导致数据在缓存里，dma读不到数，这是数据一致性的问题，可以解决，但是麻烦 2.iap跳转 通过串口接受到数据，数据写入内部flash，再执行跳转函数。注意bootloader程序的dma只能normal模式，否则跳转后卡死在dma中断程序里。 通过右键文件属性可以看到生成的bin文件字
直接内存访问(DMA)
缘起宇轩阁
05-31 6824
直接内存访问是一种硬件机制，它允许外围设备和主内存之间直接传输它们的I/O数据，而不需要系统处理器的参与。使用这种机制可以大大提高与设备通信的吞吐量。
ZYNQ7000系列 DDR读取正确性
dongtingxun123的博客
04-28 3371
【摘要】使用ZYNQ或者MPSoC的好处是可以通过PL逻辑设计硬件加速器，对功能进行硬件加速。加速器和ARM之间的交互信息一般包含自定义加速指令传递、待计算数据以及计算结果。这三种交互信息 使用ZYNQ或者MPSoC的好处是可以通过PL逻辑设计硬件加速器，对功能进行硬件加速。加速器和ARM之间的交互信息一般包含自定义加速指令传递、待计算数据以及计算结果。这三种交互信息为了实现高性能往往需...
STM32H7解决DMA伪双缓存中的出现Cache问题
DreamTrue520的博客
01-11 5691
本文介绍了在STM32H7中使用DMA进行伪双缓存时可能出现的Cache问题，并提出了解决方案。首先，文章概述了Cache的基本原理，包括时间局部性和空间局部性。接着，详细讨论了STM32H7中的Cache和MPU配置，以及四种Cache策略的应用场景。其次，文章解释了DMA双缓存的原理，强调了采用环形FIFO数据类型来解决ADC数据存放问题的必要性。最后，通过CubeMX配置和核心代码实现的部分，展示了如何在STM32H7中配置Cache和MPU，以及实现环形FIFO和双缓存的核心代码。
STM32+SDIO+FATFS在带有DMA和CACHE的平台的调试注意要点
Fairchild_1947的博客
01-01 4910
大多数STM32的教程和例程均绕开了使用D-Cache回写模式和DMA配合的这种模式。而使用D-Cache数据同步又是一个棘手的问题。本文皆在以STM32单片机平台为基础，解决这个问题。
STM32H7使用Cubemx配置多通道+Cache+ADC3+BDMA+ADC1+ADC2+DMA，解决ADC不能实时更新问题。
axuaibiancheng的博客
04-27 3730
stm32H7使用ADC3+BDMA+多通道
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值