手撕Verilog面试题专题——（4）序列检测

SincX

于 2020-09-25 20:15:07 发布

阅读量612

点赞数

CC 4.0 BY-SA版权

分类专栏：硬件逻辑

本文链接：https://blog.youkuaiyun.com/xvrixingkong/article/details/108803473

4 序列检测，当输入序列中出现“10010”时输出一个脉冲信号

状态转移图：
在这里插入图片描述

Verilog代码：

module seq_Detect_state(
	input		clk,
	input		rst,
	input		din,
	output		dout
);

	reg		[2:0]	state;
	reg		[2:0]	nextstate;
	// 采用格雷码进行状态编码
	parameter	s0	= 3'b000;
	parameter	s1	= 3'b001;
	parameter	s2	= 3'b011;
	parameter	s3	= 3'b010;
	parameter	s4	= 3'b110;
	parameter	s5	= 3'b111;
	// 三段式状态机