手撕Verilog面试题专题——（5）占空比50%的偶分频

最新推荐文章于 2023-03-01 15:27:24 发布
原创 最新推荐文章于 2023-03-01 15:27:24 发布 · 333 阅读 · 7 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文介绍了一种使用Verilog语言实现的偶分频电路设计，该设计能够产生占空比为50%的输出信号。通过参数化的模块定义，可以根据不同的需求调整分频系数。

实现占空比50%的偶分频

Verilog代码：

module evenfreq
#(
    parameter   DivNum = 8
)
(
	input	clk,
	input	rst,
	output	oclk
);

	reg	[DivNum:0]	count;
	reg		        tmp;
	
	always @(posedge clk or negedge rst)	begin
		if(
最低0.47元/天 解锁文章
【2023校招刷题】笔试及面试中常考知识点、手撕代码总结
悟已往之不谏 知来者之可追
05-31 1694
力求一文总结完《笔试及面试中常考知识点、手撕代码》相关
【VHDL】分频器设计要求：25分频，占空比为50%
凡的博客
05-14 4304
【VHDL】分频器设计要求：25分频，占空比为50% 程序` LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.all; entity DIV_25 IS PORT(CLK:IN STD_LOGIC; S1,S2:BUFFER STD_LOGIC; CNT:BUFFER INTEGER; Q:OUT STD_LOGIC); END ENTITY; ARCHITECTURE ONE OF DIV_25 IS BEGIN PROCESS(CLK) BEGIN IF C
占空比50%的5分频 记事续 20110920
weixin_30291791的博客
09-20 367
占空比50%的5分频 记事续 20110920 今天早上一起床就觉得昨天自己关于的分频器下的结论很不妥，原因是如果同时用到上升沿和下降沿那么可不可能决绝这个问题呢？于是试了一下用同时用两个触发沿，但是简单的让一个寄存器同时上升沿和下降沿触发，综合无法通过，实际中应该没有这种触发器，钟师兄提议试一下用门电路做延时，比如用两个非门之类的，试了一下，结果非门都被综合器优化掉了，很纠结啊，...
Verilog实现占空比50%任意分频
Ed_Lee的博客
09-06 2817
Verilog实现占空比50%任意分频代码 代码 module div( input clk, input [2:0] div_num, input rst_n, output outclk ); reg [2:0] cnt1,cnt2; reg out1,out2,out3; //odd always @(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) cnt1 <= 0; else if(cnt1 == div_num-1) cnt1
使用verilog描述一个可N分频的时钟分频器，输出占空比为50%
Dayin的博客
09-01 9267
N分频器，包括奇分频和偶分频，50%duty。 利用上升沿和下降沿分别生成的分频时钟clk_p,clk_n，占空比为（divisor&gt;&gt;1）/divisor，相或操作后，可以得到占空比50%的奇分频。 利用计数器在(cnt == 0) 和（cnt == (divisor&gt;&gt;1)）反转，即可实现偶分频。 module clk_div(clk_in, rst_n,di...
Verilog HDL实现任意50%占空比的奇数分频
qq_40238334的博客
08-29 2742
由于连接在主线上的每个设备的工作频率不同，因此需要把CPU的频率进行分频。偶数分频较为简单，这里不再赘述。下面是奇数分频占空比为50%的Verilog HDL代码。 // ---------odd_divider.v--------------- // 默认实现7分频的时钟信号 // 计数器要大于7的 // 分别在时钟信号的上升沿和下降沿对时钟信号分频 module odd_divide(clk_in, clk_out, rstn); input clk_in; input rstn; o
时钟实现任意占空比分频
bleauchat的博客
12-07 6718
1.实现偶数分频 module div_even(clk,outclk,rst);//占空比为50% input clk,rst; output outclk; reg outclk; reg [3:0] count; parameter N=4;//分频系数 N=输入时钟频率/输出时钟频率 always @(posedge clk or posedge rst) if(rst)...
手撕Verilog面试题专题——（6）占空比为50%的7分频（奇分频）
xvrixingkong的博客
09-25 3567
思路： 用**clk上升沿**分频出“3高4低”的7分频tmp 再用clk下降沿分频出“3高4低”的7分频tmp1 将tmp与tmp1异或即可得到占空比50%的7分频oclk Verilog代码： module oddfreq( input clk, input rst, output oclk ); reg [3:0] count; reg tmp; always @(posedge clk or negedge rst) begin if(rst) begin c
整理经典verilog笔试题/面试手撕代码
qq_41137205的博客
07-26 9489
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 欢迎使用Markdown编辑器 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mar
暑期实习准备——牛客Verilog刷题（完结）
diamond_biu的博客
03-01 4087
暑期实习和秋招准备——Verilog手撕代码
verilog实现5分频，要求输出50%占空比？（附代码）
weixin_47032674的博客
04-10 4633
回答：一般有3种思路：一是通过计数器和或运算实现，二是计数器和xor运算实现，三是通过状态机实现。下面分别写出上述三种思路对应的代码 //方法1：一是通过计数器、或运算实现 Module AAA( Input clk, Input rst_n, Output clk_out ); Reg clk_pos ; Reg clk_neg ; Reg [2:0] cnt_pos; Reg [2:0] cnt_neg; //进行pos计数器构造 always@(posedge clk ..
50%占空比任意分频器verilog实现方法与其SGDC约束
CTjiguang的博客
09-26 5334
概述： 我们都知道，时钟和复位在IC设计中是非常重要的。有时候需要对时钟进行一些逻辑变化后再作时钟使用（注意时钟最好不要作为除时钟之外的任何信号使用），这些逻辑有的可以做低功耗，有的可以做DFT中的OCC。像是拔牙操作一类的分频我们今天不讨论。今天讨论的任意分频器在许多的数字IC设计与FPGA面试笔试题中都有考察，所以在实(tou)现(xue)了以后做本次学习记录，供大家参考。 1. 先入为主 我们来宏观的看本次分频器的内容，会比较容易理解。关键功能点的电路如图1所示：...
FPGA面试题：实现奇数倍分频，并且占空比为50%
qq_40714543的博客
08-11 2090
使用计数器控制寄存器反转，很容易实现奇数倍分频，但是添加了占空比为50%这一限制条件的话，有些同学就会犯难，因为数字电路不存在小数，而奇数除以二却是一个小数，这导致占空比为50%无法实现。本文将通过图解的方式详细解答这个问题。 解这个题的思路非常简单，就是通过计数器控制两个寄存器实现两个占空比小于50%的奇数倍分频，但是这两个寄存器的时钟控制一个是上升沿触发，一个是下降沿触发，这会导致生成两个相位差为90度的时钟。对这两个时钟进行或运算，就可以得出结果。 Clk_out = Clk_reg1|Clk_r
奇偶分频的Verilog实现（占空比50%，IC面试必备）
Rye_Wh1skey的博客
08-01 7092
奇偶分频的Verilog实现（占空比50%，面试必备）1 偶数倍分频（占空比为50%）1.1用计数器来实现偶数倍的分频。1.2用触发器来实现偶数倍分频2 奇数倍分频（占空比不为50%）2.1 用模n计数器来实现奇数倍分频3 奇数倍分频（占空比为50%）3.1 用待分频时钟的上升沿和下降沿和改进的模n计数器，再或3.2 上沿和下沿错开计数，再异或总结 分频器，常用于将输入的某个时钟频率的波形进行分频 分频大概可以分为两类：奇数倍分频和偶数倍分频 再细分又可以将占空比作为一个考虑的因素， 粗浅的分为占空比为50
FPGA中Block RAM和分布式RAM的区别？分别适用的场景是什么？
热门推荐
xvrixingkong的博客
09-19 1万+
FPGA中Block RAM和分布式RAM的区别？分别适用的场景是什么？1 Block RAM2 查找表存储器——分布式RAM3 嵌入式存储器的使用方法 FPGA芯片内有两种存储器资源：一种叫block ram,另一种是由LUT配置成的内部存储器（也就是分布式ram）。 1 Block RAM Block ram由一定数量固定大小的存储块构成的，使用BLOCK RAM资源不占用额外的逻辑资源，并且速度快。但是使用的时候消耗的BLOCK RAM资源是其块大小的整数倍。如Xilinx公司的结构中每个BRAM有3
FPGA资源介绍——时钟资源（二）
xvrixingkong的博客
09-23 3825
FPGA资源介绍——时钟资源（二）概述全局时钟资源全局时钟资源介绍：全局时钟资源的使用方法：IBUFG＋BUFGIBUFGDS＋BUFGIBUFG＋DCM＋BUFGLogic＋BUFGLogic＋DCM＋BUFG区域时钟区域时钟资源区域时钟的使用BUFIO的使用BUFR的使用DCM的功能和结构PLL的结构与功能MMCM的结构和功能 概述 Xilinx FPGA时钟包括全局时钟资源、区域时钟资源和I/O时钟资源。 全局时钟： 全局时钟是为所有时钟输入设计的专用互连网络，可以覆盖FPGA中的各种资源。通过使用专
FPGA包含的资源类型(一)
xvrixingkong的博客
09-23 3552
FPGA有哪些资源？可编程输入输出单元（IOB）可配置逻辑块（CLB）数字时钟管理模块（DCM）嵌入式块 RAM（BRAM）丰富的布线资源底层内嵌功能单元内嵌专用硬核 可编程输入输出单元（IOB） 可配置逻辑块（CLB） CLB（Configurable Logic Block）由两个Slice组成，由于Slice有SliceL(Logic)和SliceM(Memory)之分，因此CLB可分为CLBLL和CLBLM两类[1]。 SliceL和SliceM内部都包含4个6输入查找表（LUT6）、3个数据选择器
FPGA资源介绍——可配置逻辑块CLB（三）
xvrixingkong的博客
09-23 3013
FPGA资源介绍——可配置逻辑块CLB（三）输入查找表（LUT6）数据选择器（MUX）进位链（Carry Chain）触发器（Flip-Flop） CLB（Configurable Logic Block）由两个Slice组成，由于Slice有SliceL(Logic)和SliceM(Memory)之分，因此CLB可分为CLBLL和CLBLM两类。 SliceL和SliceM内部都包含4个6输入查找表（LUT6）、3个数据选择器（MUX）、1个进位链（Carry Chain）和8个触发器（Flip-Flo
二进制和格雷码的相互转换-附verilog代码及仿真结果
xvrixingkong的博客
09-16 1319
二进制和格雷码的相互转换 二进制 格雷码 000 000 001 001 010 011 011 010 100 110 101 111 110 101 111 100 （1）二进制转格雷码： 原数右移一位再与原数异或 （2）格雷码转二进制： 二进制最高位取格雷码最高位，然后循环做二进制高位与低一位的格雷码异或 verilog代码 module GRAY_tb(); // 定义函数 完成 二进制和格雷码的相互转换 function [WIDTH:0] data_out(input
实现任意占空比50%奇数分频的FPGA Verilog方法
总结来说，给定文件中提到的“任意的奇数分频FPGA verilog”实际上提供了一种高效的方法，通过Verilog语言编写参数化的FPGA设计，可以快速调整以适应不同奇数分频需求的设计思路。这种方法减少了需要进行的代码编辑...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值