ALLEGRO17.4印制板挖空

最新推荐文章于 2025-05-19 07:00:00 发布

原创最新推荐文章于 2025-05-19 07:00:00 发布 · 2.7k 阅读

5 ·

CC 4.0 BY-SA版权

博客提及挖空层设置，路径为Board Geometry -> Cutout，同时强调要注意Package及Route禁布层，属于信息技术中嵌入式电路知识相关内容。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

挖空层：Board Geometry -> Cutout，注意Package及Route禁布层

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

jacksong2021

关注关注

1
点赞
踩
5

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

【原理图PCB专题】Cadence17.4版本新增加的Cutout和Design_Outline层有什么用？

一点硬件

02-08

2011

以前只需要一层Outline就能定义板框，但Cadence17.4版本新增加的Cutout和Design_Outline层，这两层的作用是什么？

Allegro 17.4使用技巧记录

AutopSim的博客

09-19

1012

1.1、在任务栏选择Setup/Design Parameters...，在新对话框中将Ratsnet geometry默认的Jogged改为Straight。快捷键定义方式有两种，一种是使用alias定义，这种定义的一般是两个键组合形式；另一种是使用funckey来定义，这种方式可以使用单个字母。如果不想修改env文件，也可以直接在command窗口中输入如下指令，但只能本次生效，关闭后下次需要再次输入。2、自用快捷方式（修改env文件，建议先留一个备份）2.2、用文本打开env文件，如下所示。

参与评论您还未登录，请先登录后发表或查看评论

Allegro 17.4 PCB挖空

guess08的博客

10-12

410

Board geometry/Cutout和Route keepout层来实现。

在 Allegro 中定义 PCB 开槽区域及输出可识别 Gerber 文件指南

热门推荐

谢绝(无视)留言与私信

05-08

1万+

cadence SPB17.4 - allegro - 出Gerber文件前言 gerber文件需要包含的元素：电气走线(每层的电气连线，包括铺铜) 钢网阻焊钻孔丝印(元件外形，位号, 手工添加的提示信息) 装配图 gerber文件 - 顶层板框(顶层) - BOARD GEOMETRY/DESGIGN_OUTLINE 走线(顶层) - ETCH/TOP 引脚(顶层) - PIN/TOP 过孔(顶层) - VIA CLASS/TOP gerber文件 - 中间层 2层板以上，就有中间层。

allegro中shape的一些基本操作（三）——挖空铜皮（shape）、删除孤岛

yfrluminzhi的博客

10-25

4854

点击Shape——Manual Void/Cavity，在这个目录中的功能能够对挖空的shape进行操作。我们在有的时候需要考虑分布电容的对信号完整性的影响，所以需要在整个铜皮的中间挖掉一块铜皮。一般在信号完整性要求比较高的PCB上，是需要去除铺铜产生的孤岛，因为孤岛会产生天线效应。当然既然添加了就需要对这个挖空的地方进行操作，例如删除、移动、复制这个挖空的区域。例如：在下图的元件下面的GND挖掉，先选中挖矩形shape。然后再点击、移动，就能调整这个挖空的位置。然后再用鼠标框选中需要挖空的区域。

Allegro 17.4中Design outline与cutout使用

jr9910的专栏

09-11

405

Allegro 17.2开始，使用outline出gerber会出现警告，解决办法可以参考链接：https://blog.csdn.net/shjhuang/article/details/72852702。文章第2点通过shape添加design outline和cutout的说明不是很详细，所以找了下老外的视频：https://www.youtube.com/watch?v=xApXb3Fld...

cadence SPB17.4 allegro + CAM350 10.5 / 10.7 / 14.6 出拼板

谢绝(无视)留言与私信

05-19

4872

cadence SPB17.4 allegro + CAM350 10.5 / 10.7 / 14.6 出拼板前言查了几天的资料, 弄清了拼板的流程和细节. 做个实验, 总结一下, 将这最后一步走通. 等拼板做完, 打样, 等板子回来看看SPB17.4用的对不对. 因为直接出的gerber文件, 板厂会严格按照gerber文件来制板. 如果gerber不对, 板厂工程师会告知, 再完善改进. 如果自己对出gerber和拼板不熟悉, 会导致本可以在设计阶段就发现的问题(e.g. 元件下面有定位孔, 出的g

Cadence Allegro 17.4阻抗分析功能介绍

09-23

Cadence Allegro 17.4 的阻抗分析功能可以帮助工程师直观地分析电路板上的阻抗变化情况。通过该软件，工程师可以预计算布线中单线阻抗和差分阻抗的特性，并针对特定的走线，如 DDR3 内存颗粒芯片部分，进行详细的...

allegro17.4 / 17.2转pads

12-11

"Allegro17.4 / 17.2转Pads9.5/vx"这个过程涉及到将Cadence的Allegro PCB设计文件转换成 Mentor Graphics的Pads设计文件。尽管直接转换可能无法完美保留所有原始信息，但通过特定步骤可以实现基本的工程转换。首先...

ALLEGRO17.4(s29) 插件式电容系列全封装，带3D模型。用footprint expert生成的，分享给大家

06-10

ALLEGRO版本：17.4 s29 命名方式：C-引脚间距-直径X高度例：C-2R5-D5R0X11R0-TM 引脚间距2.5mm，直径5.0mm，高度11.0mm ALLEGRO里默认的3d模型有点粗糙，实际导出装配给其他软件的时候是很漂亮的。

ALLEGRO17.4(s29) 贴片式铝解电容系列全封装，带3D模型。用footprint expert生成的，分享给大家

06-10

在ALLEGRO17.4(S29)中，设计师可以创建并管理这些电容的封装，确保它们能够准确无误地与电路板上的其他组件对齐和连接。 "封装"在PCB设计中是指电子元件在电路板上的物理形状和引脚布局。一个完整的封装包括了元件...

Allegrooutline板框设定教程

08-02

AllegroPCB 布线的边框设计，AllegroPCB 布线的边框设计

cadence allegro里如何绘制板边outline

10-22

针对于印刷电路板的设计，采用cadence里的allgro软件画图，本ppt是最初级的，如何在brd里创建新的板边即outline。

Allegro 16 板内挖孔

weichushun的专栏

02-14

2925

虽然在outline有circle，但是从下图看，4个角的4个M3螺钉孔和边上的4个定位小孔没有开孔啊！参考https://www.eda365.com/thread-241485-1-1.html 心里没底了，需要工程图确认一次。最后虽然只有outline上画圆，板厂还是给挖孔了。以后可以考虑参考上面的建议看来勤快点，直接画两个机械孔吧，这样就不用确认。 ...

ALLEGRO开弧形槽

xingsongyu的博客

12-21

896

BOARD GEOMETRY -> CUTOUT，绘制圆形，之后采用shape operations进行图形操作。

cadence SPB17.4 - allegro - 将引入的dxf作为板子外形的简单方法

谢绝(无视)留言与私信

09-18

1891

以前引入dxf后，如果想转为PCB外形用，要折腾好一会。主要原因是思路不清晰。今天总结了一下，只需要2步就可以搞定，很简单。

allegro17.4学习之板框

aj_297的博客

03-22

703

shape--> compose shape, options 选择Board Geometry Design_outline,然后可以选择倒角的半径，直接就可以倒角了。先在outline里面画好板框，然后做完倒角，通过compose shape命令将line组合成的shape，option栏里直接选择design_outline，总结来说，allegro17.4版本中关于板框，使用design_outline层，和cutout层，3 然后将outline的板框复制到design outline层。

allegro 17.4 outline DESIGNED_OUTLINE和CUTOUT层来定义

ringa2015的博客

05-14

3388

17.4的Outline和16.6的Outline不一样，在17.4中OUTLINE属性只有在line的状态下才有，只有在shape状态下DESIGNED_OUTLINE和CUTOUT才能被选中。

allegro17.4整板GND孔放置

03-14

<think>好的，我现在需要回答用户关于在Cadence Allegro 17.4中正确布置整板GND过孔的问题。首先，我得回忆一下相关的操作步骤和注意事项。根据之前学过的资料，Allegro中的扇出操作可能和过孔放置有关，特别是参考了引用[1]中的PCB Editor 17.4扇出操作内容。首先，用户可能需要了解如何批量放置过孔，这通常涉及到网络分配和过孔样式的设置。然后，自动布线功能中的地网络设置是关键，比如使用Auto Router中的Fanout By Pick选项，选择GND网络。此外，手动调整过孔的位置也很重要，确保连接到地层，并避免信号干扰。还需要考虑全局地孔均匀分布，可能使用Place Manual工具手动添加过孔到空白区域。设计规则检查（DRX）是必不可少的步骤，验证连接性和间距是否符合要求。另外，与铺铜的结合使用，确保过孔正确连接到地平面，尤其是负片层的情况。在整理步骤时，要确保每个环节都清晰，并引用相关参考资料。同时，生成的相关问题需要围绕GND过孔布置的扩展知识，比如优化方法、电源分割和热管理关联等。最后，检查是否符合用户要求的格式，如行内公式用$符号，结构清晰，引用正确。</think>在Cadence Allegro 17.4中布置整板GND过孔需遵循以下步骤： ### 1. **设置过孔样式** - 进入`Setup > Constraints > Physical`，在`All Layers`中定义GND过孔的物理属性，如孔径$d$和焊盘尺寸$D$。 - 通过`Padstack Designer`创建专属GND过孔，确保其与地平面连接兼容[^1]。 ### 2. **网络分配** ```tcl # 在Allegro命令窗口绑定过孔到GND网络 set via_net "GND" ``` - 使用`Assign Net`将过孔与GND网络关联，确保电气属性正确。 ### 3. **自动扇出地过孔** - 选择`Route > PCB Router > Fanout By Pick`，勾选`GND`网络并设置参数： - 扇出方向：向外辐射 - 过孔间距：≥$3D$（避免电容耦合干扰） - 执行后软件会自动在元件接地引脚添加过孔。 ### 4. **手动优化布局** - 使用`Tools > Pad/Via > Modify Design Padstack`调整关键区域过孔密度 - 通过`Place Manual`在空白区域手动添加过孔，保持地平面低阻抗特性： $$ R = \frac{\rho}{t} \ln\left(\frac{D}{d}\right) $$ 其中$\rho$为铜层电阻率，$t$为厚度，$D/d$为过孔尺寸比。 ### 5. **地平面连接验证** - 运行`Display > Status`检查未连接过孔 - 使用`Shape > Global Dynamic Params`确保动态铜箔与过孔正确融合 ### 6. **设计规则检查** - 执行`Tools > Quick Reports > DRC Report`，重点关注： - 过孔与走线间距 - 背钻孔深度（针对多层板） - 热焊盘连接完整性