ALLEGRO17.4印制板挖空

最新推荐文章于 2025-08-09 15:40:31 发布

原创最新推荐文章于 2025-08-09 15:40:31 发布 · 2.8k 阅读

5 ·

CC 4.0 BY-SA版权

博客提及挖空层设置，路径为Board Geometry -> Cutout，同时强调要注意Package及Route禁布层，属于信息技术中嵌入式电路知识相关内容。

挖空层：Board Geometry -> Cutout，注意Package及Route禁布层

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

jacksong2021

关注关注

1
点赞
踩
5

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

Cadence Allegro 17.4阻抗分析功能介绍

09-23

Cadence Allegro 17.4 的阻抗分析功能可以帮助工程师直观地分析电路板上的阻抗变化情况。通过该软件，工程师可以预计算布线中单线阻抗和差分阻抗的特性，并针对特定的走线，如 DDR3 内存颗粒芯片部分，进行详细的...

allegro17.4 / 17.2转pads

12-11

"Allegro17.4 / 17.2转Pads9.5/vx"这个过程涉及到将Cadence的Allegro PCB设计文件转换成 Mentor Graphics的Pads设计文件。尽管直接转换可能无法完美保留所有原始信息，但通过特定步骤可以实现基本的工程转换。首先...

参与评论您还未登录，请先登录后发表或查看评论

Cadence Allegro挖空铜皮方法图文教程及视频演示

fydar的博客

01-04

4337

本文简单介绍Allegro软件在完整的铜皮里挖空一片区域的方法。

Allegro 17.4 PCB挖空

guess08的博客

10-12

643

Board geometry/Cutout和Route keepout层来实现。

allegro中shape的一些基本操作（三）——挖空铜皮（shape）、删除孤岛

yfrluminzhi的博客

10-25

5766

点击Shape——Manual Void/Cavity，在这个目录中的功能能够对挖空的shape进行操作。我们在有的时候需要考虑分布电容的对信号完整性的影响，所以需要在整个铜皮的中间挖掉一块铜皮。一般在信号完整性要求比较高的PCB上，是需要去除铺铜产生的孤岛，因为孤岛会产生天线效应。当然既然添加了就需要对这个挖空的地方进行操作，例如删除、移动、复制这个挖空的区域。例如：在下图的元件下面的GND挖掉，先选中挖矩形shape。然后再点击、移动，就能调整这个挖空的位置。然后再用鼠标框选中需要挖空的区域。

cadence SPB17.4 - allegro - 出Gerber文件

热门推荐

谢绝(无视)留言与私信

05-08

1万+

cadence SPB17.4 - allegro - 出Gerber文件前言 gerber文件需要包含的元素：电气走线(每层的电气连线，包括铺铜) 钢网阻焊钻孔丝印(元件外形，位号, 手工添加的提示信息) 装配图 gerber文件 - 顶层板框(顶层) - BOARD GEOMETRY/DESGIGN_OUTLINE 走线(顶层) - ETCH/TOP 引脚(顶层) - PIN/TOP 过孔(顶层) - VIA CLASS/TOP gerber文件 - 中间层 2层板以上，就有中间层。

allegro17.4学习之板框

aj_297的博客

03-22

1301

shape--> compose shape, options 选择Board Geometry Design_outline,然后可以选择倒角的半径，直接就可以倒角了。先在outline里面画好板框，然后做完倒角，通过compose shape命令将line组合成的shape，option栏里直接选择design_outline，总结来说，allegro17.4版本中关于板框，使用design_outline层，和cutout层，3 然后将outline的板框复制到design outline层。

Allegro 17.4中Design outline与cutout使用

jr9910的专栏

09-11

695

Allegro 17.2开始，使用outline出gerber会出现警告，解决办法可以参考链接：https://blog.csdn.net/shjhuang/article/details/72852702。文章第2点通过shape添加design outline和cutout的说明不是很详细，所以找了下老外的视频：https://www.youtube.com/watch?v=xApXb3Fld...

cadence SPB17.4 allegro + CAM350 10.5 / 10.7 / 14.6 出拼板

谢绝(无视)留言与私信

05-19

5147

cadence SPB17.4 allegro + CAM350 10.5 / 10.7 / 14.6 出拼板前言查了几天的资料, 弄清了拼板的流程和细节. 做个实验, 总结一下, 将这最后一步走通. 等拼板做完, 打样, 等板子回来看看SPB17.4用的对不对. 因为直接出的gerber文件, 板厂会严格按照gerber文件来制板. 如果gerber不对, 板厂工程师会告知, 再完善改进. 如果自己对出gerber和拼板不熟悉, 会导致本可以在设计阶段就发现的问题(e.g. 元件下面有定位孔, 出的g

allegro 17.4 之PCB 板框绘制

qq_38960013的博客

08-09

440

allegro 17.4绘制PCB板框

Allegrooutline板框设定教程

08-02

AllegroPCB 布线的边框设计，AllegroPCB 布线的边框设计

cadence allegro里如何绘制板边outline

10-22

针对于印刷电路板的设计，采用cadence里的allgro软件画图，本ppt是最初级的，如何在brd里创建新的板边即outline。

ALLEGRO17.4(s29) 插件式电容系列全封装，带3D模型。用footprint expert生成的，分享给大家

06-10

ALLEGRO版本：17.4 s29 命名方式：C-引脚间距-直径X高度例：C-2R5-D5R0X11R0-TM 引脚间距2.5mm，直径5.0mm，高度11.0mm ALLEGRO里默认的3d模型有点粗糙，实际导出装配给其他软件的时候是很漂亮的。

精选资源

ALLEGRO17.4(s29) 贴片式铝解电容系列全封装，带3D模型。用footprint expert生成的，分享给大家

06-10

在ALLEGRO17.4(S29)中，设计师可以创建并管理这些电容的封装，确保它们能够准确无误地与电路板上的其他组件对齐和连接。 "封装"在PCB设计中是指电子元件在电路板上的物理形状和引脚布局。一个完整的封装包括了元件...

Allegro 16 板内挖孔

weichushun的专栏

02-14

3050

虽然在outline有circle，但是从下图看，4个角的4个M3螺钉孔和边上的4个定位小孔没有开孔啊！参考https://www.eda365.com/thread-241485-1-1.html 心里没底了，需要工程图确认一次。最后虽然只有outline上画圆，板厂还是给挖孔了。以后可以考虑参考上面的建议看来勤快点，直接画两个机械孔吧，这样就不用确认。 ...

ALLEGRO开弧形槽

xingsongyu的博客

12-21

947

BOARD GEOMETRY -> CUTOUT，绘制圆形，之后采用shape operations进行图形操作。

cadence SPB17.4 - allegro - 将引入的dxf作为板子外形的简单方法

谢绝(无视)留言与私信

09-18

2439

以前引入dxf后，如果想转为PCB外形用，要折腾好一会。主要原因是思路不清晰。今天总结了一下，只需要2步就可以搞定，很简单。

allegro 17.4 outline DESIGNED_OUTLINE和CUTOUT层来定义

ringa2015的博客

05-14

3703

17.4的Outline和16.6的Outline不一样，在17.4中OUTLINE属性只有在line的状态下才有，只有在shape状态下DESIGNED_OUTLINE和CUTOUT才能被选中。

【原理图PCB专题】Cadence17.4版本新增加的Cutout和Design_Outline层有什么用？

一点硬件

02-08

2298

以前只需要一层Outline就能定义板框，但Cadence17.4版本新增加的Cutout和Design_Outline层，这两层的作用是什么？

Allegro 17.4 怎么实现电阻下面挖空

最新发布

11-19

<think> 嗯，用户这次问的是Allegro 17.4中实现电阻下方挖空的方法。看起来用户正在处理PCB设计中的散热或电气隔离需求。从ta直接提到“电阻下面挖空”这个具体操作来看，应该是个有经验的硬件工程师，可能正在处理高频电路或大功率器件散热问题。翻看之前的对话记录，用户似乎已经掌握了Allegro的基本操作，但可能对叠层设置和动态覆铜这类高级功能不太熟悉。之前讨论过元器件导入和覆铜的问题，这次的问题更聚焦于特定元器件的局部处理。关于电阻下方挖空，核心思路应该是通过负片层实现。Allegro的负片层处理确实比较特殊，需要特别注意反焊盘和静态覆铜的配合使用。用户可能遇到的最大痛点应该是：1）挖空区域无法自动避让 2）负片层可视化困难 3）设计规则检查报错。考虑到用户使用的是17.4版本，这个功能操作流程和旧版本基本一致，但17.4的Anti Etch功能确实更直观些。需要重点提醒用户检查设计规则中的负片间距约束，这个很容易被忽略导致生产问题。用户没说明具体应用场景，但提到电阻挖空，大概率是解决散热问题。如果是大功率电阻，可能还需要补充散热过孔的建议，不过当前问题聚焦在挖空操作本身，暂时不需要扩展。比较意外的是用户没问如何验证挖空效果，这在实际操作中是个关键点，所以特别在回答里强调了3D Viewer和Gerber检查。Allegro的负片显示确实需要经验，新手常会在这里踩坑。 </think>在 Allegro 17.4 中实现电阻下方挖空（即禁止敷铜区域），主要用于散热隔离或满足特定电气要求，可以通过以下步骤操作： ### 方法一：使用负片层（Negative Layer）的 Anti Etch 1. **切换到需要挖空的负片层**（如 GND 或 Power 层）在层叠管理器中确认目标层为 `Negative` 类型。 2. **绘制 Anti Etch 区域** - 菜单栏选择 **Shape > Polygon**（或快捷键 `S`）。 - 在右侧控制面板的 `Options` 选项卡中： - `Active Class and Subclass`：选择 **Etch > [目标层名]**（如 `Etch/GND`）。 - `Shape Fill Type`：选择 **Static solid**（静态实心铜）。 - `Type`：选择 **Anti Etch**（反蚀刻区域）。 - 用鼠标围绕电阻封装绘制闭合多边形，覆盖需挖空区域。 3. **验证效果** 通过 **Display > Status** 检查 DRC 错误，确保 Anti Etch 未与其他走线冲突。 ### 方法二：使用正片层（Positive Layer）的 Void 操作 1. **手动创建挖空区域** - 菜单栏选择 **Shape > Manual Void > Polygon**（或 `Shape > Manual Void > Element`）。 - 单击已有敷铜（Shape），进入编辑模式后绘制挖空区域。 2. **针对特定电阻的优化设置** - 双击电阻封装，在属性窗口添加： ```plaintext DYN_FIXED_THERMALS = NO # 禁用动态热焊盘 ``` - 在约束管理器（**Setup > Constraints > Physical**）中设置局部规则： - 创建 `Net Class`（如 `NO_COPPER_NETS`），将电阻两端网络加入。 - 为该类网络设置 `Shape Avoidance` 规则，定义挖空扩展距离。 ### 关键注意事项 1. **层类型决定操作方式** - **负片层**：必须使用 `Anti Etch`（反蚀刻）实现挖空。 - **正片层**：通过 `Manual Void` 或约束规则自动避让。 > 可通过 **Display > Elements** 查看层属性[^1]。 2. **验证与输出** - 使用 **3D Viewer**（`Tools > 3D Viewer`）检查挖空效果（需启用铜箔显示）。 - 生成 Gerber 时勾选 **Undefined line width** 选项，避免 Anti Etch 区域丢失。 ### 操作示意图 ```plaintext 步骤概览： 1. 选择层类型 → 2. 绘制Anti Etch/Void → 3. 设置器件属性 → 4. DRC检查 ```