嵌入式技术在路上

第一级在控制面板中，关闭Windows更新，次方法在Windows7之前的系统是可用的，从Windows10开始，Windows更新放在了设置里。第二级在此电脑–管理–服务和应用程序–windows update中双击，进入设置，把启动类型改为禁用。第三级在搜索中输入gpedit（或者gpedit.msc）进入本地组策略编辑器。管理模块–Windows组件—Windows更新。1.找到配...

关闭Windows 10自动更新如果用了以上方法依旧没有解决，那么关闭Windows 10自动更新或许是你的电脑恢复正常工作状态的最快速的方法了。你要做的是停止并禁用下面这两个服务：Windows Modules Installer (TrustedInstaller) 和 Windows Update (wuauserv) :1、按 Win+R 快捷键，键入SERVICES.MSC并进入...

转载http://blog.youkuaiyun.com/njuitjf/article/details/17096517DDR3中bank, 16bit和32bit等概念最近在看内存相关的东东。以前认为内存就是块资源，需要的时候，malloc出来一部分使用即可。对内部的东东没有深入了解过。刚开始看起来，感觉有点丈二和尚。通过各种查询，并请教牛人，对基本概念有了个初步了解，先总结一

最近在看DDR3的文档，说说对DDR3的频率的见解，其实我是想知道在DDR3的文档中，频率最低的定义是DDR3 800（其实这个频率是可以降低的，只是官方建议这个最低的值而已），我想知道这个800是怎么来的，下面的DRAM引脚名称按照DDR3 spec来写，首先我们需要明确几个频率概念：1，核心频率Core Frequence：依照个人理解就应该是DRAM上引脚Clock（CK，CK#）上的频

转载自http://blog.youkuaiyun.com/edonlii/article/details/8685713Linux下有个工具msr_tool可以用来读写MSR里面的值，这里面的值不要乱写，容易蓝屏！一 概念Model Specific Register (MSR) as the name implies is model specific and may change

Redhat 5 /proc/ioports 独立编址的IO0000-001f : dma10020-0021 : pic10040-0043 : timer00050-0053 : timer10060-0060 : keyboard0064-0064 : keyboard0070-0077 : rtc0080-008f : dma page reg00a0-

测试环境：Ubuntu 14.04LTS在Windows下，我们 用RW everything很容易可以看到PCIE所有的config space，但是我们最近想在Linux下dump PCIE config space，首先我们尝试用IO read的方式，也就是通常我们会用CF8和CFC的方式，但是很遗憾这种方式只能读出来256个字节，那么后面的0x100~0x1FF怎么去读，就是下面我

首先lspci -h能显示出所有的register，我们通常用-x来读所有的数据:        -x              Show hex-dump of the standard part of the config space        -xxx            Show hex-dump of the whole config space (dangerous;

Posted CAS and Additive Latency (AL)For the DRAM designer and those who work on memory controllers, it is self-understood that the command bus can carry only one signal at the time. The same holds

从SDRAM到DDR、再到DDR2、再到目前的DDR3，每一代内存都要横跨多代PC平台。当前主流的DDR3内存规范于2007年6月由JEDEC确定，经过长时间的发展，DDR3已经彻底取代了前代产品DDR2，成为市场主流。在5年后的2012年下半年，JEDEC又发布了新的DDR4规范，DDR4也将像DDR3取代DDR2那样，慢慢走入我们的PC，成为未来PC的最主流内存规范。那么DDR4有哪些优异特性

DDR 延迟锁定回路（DLL）转载自http://www.cnblogs.com/shengansong/archive/2012/09/01/2666213.htmlDDR SDRAM对时钟的精确性有着很高的要求，而DDR SDRAM有两个时钟，一个是外部的总线时钟，一个是内部的工作时钟，在理论上DDR SDRAM这两个时钟应该是同步的，但由于种种原因，如温度、电压波动而

在模拟供电中，下图表达的就是最基本的一种四相供电方：   PWM（Pulse Width Modulation）控制器，其原理是CPU提供一组反馈电压和参考电压，也就是n位的VID信号。CPU将 n位的VID信号输送给PWM控制芯片作为产生Vcore电压的基准。主控芯片产生四路脉宽可调的方波，每相错开90度相位（三相就是三路方波，每相错开 120度，以此类推），送到四相的M

本文链接:http://witmax.cn/cache-writing-policies.html参考http://en.wikipedia.org/wiki/Cache#Writing_Policies上的说明，Cache写机制分为write through和write back两种。Write-through- Write is done synchronously both to

参考:一个讲解Direct Mapped Cache非常深入浅出的文章:http://www.cs.umd.edu/class/sum2003/cmsc311/Notes/Memory/direct.htmlCPU cachehttp://en.wikipedia.org/wiki/CPU_cachehttp://blog.youkuaiyun.com/zq

系统是win7 64位语言是C#从http://www.internals.com/下载的winio3.0，下载后的Binaries文件夹中包含WinIo64.dll，WinIo64.sys，将这两个文件放在debug文件夹下，与执行文件放在一起。

Small Outline Dual Inline Memory Module and Unbuffered Dual Inline Memory Module are two terms that describe types of computer memory. While UDIMM is a generic term that applies to most memory modul

对内存的SPD有诸多疑惑，今找来一篇详细解释，希望对有疑惑的朋友有所帮助。什么是SPD SPD（Serial Presence Detect，串行存在检测）是一颗8针的EEPROM（Electrically Erasable Programmable ROM，电可擦写可编程只读存储器）芯片。它一般位于内存条正面的右侧（如图1），采用SOIC封装形式，容量为256字节（Byte）。SPD

一般来说，在x86平台上，有两大类方式可以访问这一区间的寄存器， 1，配置机制1#或者配置机制2# 访问时借助in/out指令。请注意，这种方式有别于一般的in/out指令访问PCI的IO空间，它引入了地址端口和数据端口。 配置机制2#只在某些特定的主板上被使用。 新的设计应使用配置机制1#来产生配置空间的物理操作。这种机制使用了两个特定的32位I/O空

内存可以根据储存能力与电源的关系可以分为以下两类：易失性存储器（Volatile memory）指的是当电源供应中断后，存储器所储存的资料便会消失的存储器。主要有以下的类型：RAM（Random access memory，随机访问存储器）DRAM（Dynamic random access memory，动态随机访问存储器）SRAM（Static random acc

In typical modern DRAM systems, thememory controller periodically issues an auto-refresh (auto-refreshis sometimes called CAS-before-RAS refresh)command to the DRAM.The DRAM chip thenchooses which row

------------------------------------------转载请注明出处:http://lullaby2005.cublog.cn/------------------------------------------ 这是我学习IA的cache时的笔记，绝大部分是阅读intel manual system programming卷一的总结，或者说是自己理解以后