xavi_siege的专栏

两个概念禁布区：由于power ring导致的禁布区，在RAM布置成方形时，所消耗的面积最小。 Mask写：由于所需RAM的读写地址长度可能与工艺库提供的有所不同，因此需要增加少许地址译码处理。但是不一定需要增加面积 关于RF

APB 3.0with no wait state：时序图：             with wait state：ready信号进行握手，在需要slave响应时，将Pready信号拉低从而将整个transfer拉长。PREADY can take any value when PENABLE is LOW. This ensures that periphe

除了工艺对芯片性能有影响外，外界环境条件如温度和芯片供电电压也会影响芯片的速度和性能。1）、温度对数字IC芯片阈值电压Vt是有影响的，温度升高引起Vt下降。阈值电压Vt下降使芯片速度加快，但通常温升导致迁移率下降更快，总的影响是温度升高速度变慢  （a）PMOSFET（b）NMOSFET的VT随温度的变化曲线1)、无论是NMOS还是PMOS，它们VT的绝

在RAM的使用上面，我的感觉是只有大概的方向，比如：尽量少用双口RAM，小RAM尽量少用，RAM形状尽量合理但这些仅仅是停留在大概的印象中，没有一个非常明确的数据支撑，心里还是不够有底。我感觉RAM的选型结合实际的设计如果做得够好，应该可以让面积时序有比较大的提升。Q：RAM拼接是在RAM wrapper中做的吧，我们目前的wrapper脚本支持所有类型RAM形状的需求？A：有

·串行器：将速率为y的n位宽并行数据转变成速率为n*y的串行数据。·解串器：将速率为n*y的串行数据转变成速率为y的n位宽并行数据。·Rx（接收）对齐：将接收的数据对齐到合适的字边界。可以使用不同的方法，从自动检测和对齐特殊的预留比特序列（通常也称作comma字符），到用户控制的比特调整。·时钟管理器：管理各种时钟操作，包括时钟倍频，时钟分频，时钟恢复。·发送FIFO（先进先出

DRAM；速度慢，功耗小，容量大SRAM：速度快，功耗大，容量小 (1) DRAM 基本单元由1个MOS管和1个电容构成(2) SRAM  基本单元由6个MOS管构成，利用双稳态触发器的两个状态表示1和0，达到存储数据的功能。   SRAM  基本单元由6个MOS管构成，利用双稳态触发器的两个状态表示1和0，达到存储数据的功能。      当写入1时，列地址

1、无效状态2、无效跳转3、关联死锁 check_list:

1.       系统级降低功耗1.       门控时钟（Clock Gating）技术1.       多电压（Multi-Vdd）技术（multi PD）1.       Power Gating技术用guarding ring 划分PD1.       Multi-Vt技术1.       Memory的低功耗技术RAM有三种低功耗控制，light

sdf- standrad dealy format，标准延时格式文件。 作为一个ASIC工程师，需要时常和这个东西打交道，比如synthesis,STA,post-simulation,eco。也算是一个非常基本的概念，但也时常发现很多老工程师都对此认识模糊不清，所以写写。 First， delay分为cell delay和wire delay.顾名思义，cell d

对input_delay和output_delay的理解觉得对input我应该知道的是对端其间的tco，对于output我们应该知道对端器件的setup和hold，因为我以前就是拿来对端器件比如一个ADC的数据手册它上面就这么写的，然后我按照它写的参数来约束保证接口时序。     想了一会发现，其实对这个问题是应该这样理解的，我们现在是做芯片的了，是我们自己要写芯片手册了，我们该写到手册里