S3C2440时钟计算

本文详细介绍了S3C2440系统时钟的来源及计算方式,包括MPLL、Fin、m、p、s等参数的作用,并解释了如何通过PLLCON控制寄存器来决定时钟频率。同时,阐述了HCLK和PCLK是如何由FCLK决定的,以及通过CLKDIVN控制FCLK、HCLK、PCLK的比例。

S3C2440时钟计算

作者:JCY

学习一段时间的S3C2440,将其系统时钟的来源进行说明,如有错误之处请指正,将不胜感激。

Mpll = (2*m * Fin) / (p * 2s)

m = M (the value for divider M)+ 8, p = P (the value for divider P) + 2

时钟FCLKARM内核CPU运行的时钟 FCLK = (2*m * Fin) / (p * 2s),此时钟由PLLCON控制寄存器所决定

Fin  :为外部连接时钟(S3C2440的开发板上接的是12MHZ

m  : M (the value for divider M)+ 8

P  :P (the value for divider P) + 2

m = (MDIV + 8),  p = (PDIV + 2),  s = SDIV  

HCLKPCLKFCLK的决定,通过设置CLKDIVN来控制FCLKHCLKPCLK的比值

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值