三、s3c2440 裸机 系统时钟和定时器的设置

三、系统时钟和定时器的设置

⑴系统时钟原理分析

时钟决定2440执行速度，2440可以使用外部提供的时钟源，也可以使用外部的晶振然后通过内部的晶振获得时钟频率；具体选择使用哪一个时钟源看下图：

开发板一般吧引脚M2和M3连接的GND，所以说全部使用的是晶振（crystal）

除此之外，2440提供了3个时钟源FCLK(用于cpu核)，HCLK(advancedhigh performance bus，用于AHB总线设备，比如cpu核，dma，usb等)，PCLK(advanced performance bus，用于外围设备，比如看门狗，pwm定时器，adc等等)，对于锁相环，2440拥有两种PLL其中一个为UPLL，其专用于usb设备，还有一个是MPLL用于设置fclk，hclk，pclk。

假如不设置PLL此时FCLK为Fin 也就是外部晶振为12M。

设置PLL后，就是设置相应的寄存器来得到所需要的值，S3C2440使用了三个倍频因子MDIV、PDIV和SDIV来设置倍频，通过寄存器MPLLCON和UPLLCON可设置倍频因子。其中MPLLCON寄存器用于设置处理器内核时钟主频FCLK，其输入输出频率间的关系为

 <