46、超大规模集成电路测试中的功耗与测试时间优化策略

超大规模集成电路测试中的功耗与测试时间优化策略

1. 引言

在超大规模集成电路（VLSI）行业中，测试期间控制电路的功耗是一个重大问题。与系统的正常模式操作不同，测试模式下连续测试模式之间不存在相关性，这导致测试期间功耗较高。为了增加测试期间连续向量之间的相关性，人们提出了几种在模式集中创建低转换密度的技术，以控制功耗。然而，这会增加测试应用时间，因为测试需要运行更长时间才能达到足够的故障覆盖率，而增加测试时间也是不可取的。

本文将介绍加权随机模式（WRP）和转换密度模式（TDP）如何有效减少扫描内置自测试（scan - BIST）电路的测试长度并提高故障覆盖率。同时，还会介绍新的测试模式生成器（TPG），它可以生成加权随机模式和受控转换密度模式，以实现高效的scan - BIST。此外，通过动态调整扫描时钟，可以在不牺牲故障覆盖率的情况下减少测试应用时间，同时满足给定的测试功率约束。

2. 背景知识

• 加权随机模式（WRP） ：加权随机模式此前已用于减少组合电路的测试长度。通过适当选择输入概率，可以提高测试向量检测故障的效率，从而减少测试时间。WRP的主要目的是提高故障检测率并减少测试时间，同时也能降低功耗。不过，使用降低活动模式时，故障覆盖率上升缓慢，为达到相同的覆盖率需要更多的模式，这可能导致测试时间延长。
• 转换密度模式（TDP） ：转换密度模式主要用于减少测试期间的功耗，但其提高故障覆盖率的潜力此前尚未得到充分探索。信号或电路的转换密度最初定义为单位时间内的信号转换次数，用于估计动态功率。

在全扫描电路的