用vhdl语言实现寄存器

whywhatwhenhow

于 2009-10-12 14:22:00 发布

阅读量1w

点赞数

CC 4.0 BY-SA版权

分类专栏： vhdl 文章标签：语言 vector primitive library

本文链接：https://blog.youkuaiyun.com/whywhatwhenhow/article/details/4658304

这篇博客介绍如何利用VHDL语言实现一个寄存器。代码中展示了实体exprience1的定义，包括输入输出端口以及行为架构。在行为架构中，通过进程process实现了当片选cs和写使能wr为高时的数据存储，以及当片选cs和读使能rd为高时的数据读取功能。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

-- Uncomment the following lines to use the declarations that are
-- provided for instantiating Xilinx primitive components.
--library UNISIM;
--use UNISIM.VComponents.all;

entity exprience1 is
    Port ( cs : in std_logic;
           wr : in std_logic;
           rd : in std_logic;
           data : inout std_logic_vector(3 downto 0)
             --signal tmp: inout std_logic_vector(3 downto 0));
            );
end exprience1;

architecture Behavioral of exprience1 is
signal tmp: std_logic_vector(3 downto 0);
begin
reg:process(cs, wr, rd)

begin
    if(cs = '1' and wr = '1') then
        tmp <= data;
    elsif(cs = '1' and rd = '1') then
        data <= tmp;
     else data <= "ZZZZ";
    end if;

end process reg;
end Behavioral;

最低0.47元/天解锁文章