PHY+MAC - 网络接口帧的发送与接收机制

最新推荐文章于 2024-07-18 22:00:00 发布
最新推荐文章于 2024-07-18 22:00:00 发布
阅读量309 收藏 4
点赞数 3
CC 4.0 BY-SA版权
文章标签： macos AutoSAR
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/wellcoder/article/details/131929600
AutoSAR 专栏收录该内容
264 篇文章

已下架不支持订阅

本文介绍了网络接口的PHY和MAC层在数据帧发送与接收中的作用。PHY层负责帧封装、信号调制、调制解调和时钟同步，而MAC层则处理帧封装与解封装、数据发送接收、帧检错和优先级管理，确保车联网中的高效、可靠通信。

PHY+MAC - 网络接口帧的发送与接收机制

网络接口是计算机系统中负责进行数据帧的发送和接收的重要组件，它由物理层（PHY）和介质访问控制层（MAC）两部分构成。在AutoSAR领域，网络接口的设计和实现至关重要，因为它直接关系到车联网中的通信性能和可靠性。

  1. 物理层（PHY）

物理层负责将数据帧从网络接口送入物理介质，并将来自物理介质的数据帧传递给网络接口。具体而言，PHY层需要完成以下任务：

a. 帧封装（Frame Enapsulation）：将从上层传来的数据帧添加必要的物理层头部和尾部，形成完整的物理层帧。这些头部和尾部通常包含帧起始标记、帧长度、校验和等字段。

b. 信号调制（Signal Modulation）：根据使用的物理介质类型（如以太网、CAN总线等），将数字信号转换为模拟信号，并通过物理介质进行传输。不同的物理介质可能采用不同的调制方式，如振幅调制（AM）、频率调制（FM）或相位调制（PM）等。

c. 调制解调（Modulation and Demodulation）：在发送端，物理层通过将数字信号转换为模拟信号进行调制。而在接收端，物理层则需要将从物理介质接收到的模拟信号转换为数字信号，以供上层进行处理。

d. 时钟同步（Clock Synchronization）：为了确保发送和接收的数据能够正确解码和还原，物理层需要与远程设备进行时钟同步，以保持数据传输的稳定性和准确性。

  1. 介质访问控制层（MAC）

介质访问控制层负责调度和管理网络接口的数据传输。它需要完成以下任务：

a. 帧封装与解封装（Frame En

了解本专栏 已下架不支持订阅
编码实践
关注
专栏目录

已下架不支持订阅

STM32的以太网外设+PHY（LAN8720）使用详解（6）：以太网数据接收及发送
kevin1499的博客
12-22 5748
详细介绍了STM的以太网外设+PHY（LAN8720）的以太网数据接收及发送原理及实现。
PHY+MAC - 网络接口的帧发送与接收机制
EcmFsharp的博客
09-22 187
PHY层负责将数据帧转换为物理信号并进行传输，而MAC层则负责协调多个节点之间的访问以及数据帧的组织和解析。PHY层负责将帧转换为物理信号并进行发送，而MAC层负责协调多个节点之间的访问以及帧的组织和解析。然后，该帧结构被传递给PHY层的sendFrame函数。在sendFrame函数中，帧首先被转换为与物理介质相适应的物理信号，并通过网络接口发送出去。在接收过程中，网络接口通过硬件监听物理介质上的信号，并将其转换为帧结构。帧发送过程中，数据被划分为多个帧，每个帧包含了数据的有效载荷以及必要的控制信息。
MAC/PHY传输协议
大不列颠小小咸鱼
06-29 5268
一、MAC(Media Access Control)即媒体介入控制层，位于OSI参考模型中数据链路层(包括LLC和MAC)的下层，它定义了数据帧怎样在介质上进行传输，物理寻址、逻辑拓扑、线路控制、出错纠正、帧的传递速度和可选择的流量控制也都在这一子层完成。MAC数据帧的基本格式如下图所示： 其中Frame Body是封装好的UDP/IP数据。因此整体的待发送的数据被封装成下图的样子，之后便...
MAC和PHY接口介绍
欢迎光临
08-30 1万+
简介 MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。下面对它们进行一一介绍。   MII接口
嵌入式网络接口之MAC芯片与PHY芯片
qq_36570733的博客
09-16 5047
提起网络，我们一般想到的是“以太网卡”。网卡硬件分为两部分：1）数据链路层的MAC芯片；2）物理层的PHY芯片。MAC位于OSI七层协议中数据链路层的下半部分，主要负责控制与连接物理层的物理介质。MAC在发送数据的时候，MAC事先判断是否可以发送数据，如果可以，给数据加上一些控制信息，再将数据以及控制信息以规定的格式发送到物理层；在接收数据的时候，MAC首先判断输入的信息并是否发生传输错误，如果没有错误，则去掉控制信息发送至LLC层。PHY位于OSI七层协议中的物理层。
MAC与PHY初识
leolian
03-31 1万+
现在我们从事嵌入式产品设计，要接触到很多网络的概念，例如以太网、wifi网、485网络、MBUS网络、CAN网络、Zigbee网络等等。我们在进行项目的深入研发过程中，就会注意到一个非常重要而且突出的问题，就是“单一网络中的主机的数目是有一定限制的，不能够无限增大”。     在单一网络中，过多的主机会导致如下问题：    a、带宽资源耗尽；    b、每台设备都会浪费很多时间处理无关的广播数据；...
网络编程入门教程01——网卡（MAC与PHY）
Setul
01-17 2183
由于自己是首次接触网络编程，所以本专栏与其说是一个教程，不如说是学习分享。我的写作目的是尽力简洁有效生动地介绍网络编程的内容，使看到本文章的入门读者不至于望而却步。 在介绍本节的正式内容之前，写给出OSI的七层网络结构。 ...
PHY+MAC - 网络接口是如何发送接收帧的？
04-08 534
总目录链接==>>AutoSAR入门和实战系列总目录总目录链接==>>AutoSAR BSW高阶配置系列总目录。
由于当前环境为文本交互模式，无法直接生成或上传图像类文件（如PDF、PNG、SCH等格式的原理图），但我可以为你**详细描述一个基于GD32F407ZGT6的完整硬件原理图结构设计**，包括各模块的器件连接关系、关键信号命名和外围电路参数。你可以根据此描述在Altium Designer、KiCad或其他EDA工具中绘制实际原理图。 --- ### 可行的硬件原理图设计方案（适用于GD32F407） #### 一、主控核心：GD32F407ZGT6 - 封装：LQFP-144 - 工作电压：3.3V - 外接晶振：8MHz主时钟 + 32.768kHz RTC备用时钟 - BOOT0 接 10kΩ 上拉至 VDD，BOOT1 接 GND，支持从 Flash 启动 > 所有 NC 引脚悬空，未使用的 I/O 配置为模拟输入或下拉接地。 --- #### 二、电源系统设计 | 模块 | 方案 | |------|------| | 输入电源 | DC 24V（工业标准） | | 转换为5V | LM2596 或 MP2307 DC-DC（效率高） | | 转换为3.3V | AMS1117-3.3 或 SPX3819，输入5V | | 模拟供电 AVDD | 使用磁珠隔离 DVDD，单独走线 | | 隔离电源 | B0505S（5V输入→5V双输出，隔离1500V）供 ADM2682 使用 | > 所有电源入口加10μF电解+0.1μF陶瓷去耦电容 --- #### 三、功能模块电路设计（逐项对应技术要求） ##### 1. **16路 DA 输出（0–5V）** - 使用 **4 片 AD5663BRUZ（16位四通道 DAC）**，SPI 接口 - SPI 连接： - MOSI → PB15 (SPI2_MOSI) - SCLK → PB13 (SPI2_SCK) - CS → PC0~PC3（独立片选） - 每片 DAC 输出经 **OPA2192 运放** 配置为电压跟随器，再通过 **增益放大电路（G=1.5）** 将 0–3.3V → 0–4.95V ≈ 0–5V - 所有 DAC 基准来自 REF5025（2.5V）或板载稳压源 ##### 2. **8路 AD 采集（±15V、5V）** - 信号调理电路： - ±15V → 分压比 1:5（R1=40kΩ, R2=10kΩ），中心点偏置 1.65V（虚地） - 输出 = $ \frac{(Vin + 15)}{5} \times 3.3 $，范围 0–3.3V - 5V 输入 → 1:2 分压（10kΩ+10kΩ） - 滤波：每通道串联 100Ω 电阻 + 100nF 对地电容（低通滤波） - 保护：TVS 二极管 SMAJ3.3CA 防止过压 - 接入 GD32 的 ADC1_IN0 ~ ADC1_IN7（PA0~PA7） ##### 3. **2路隔离 RS-422 通信（ADM2682）** - 使用 **ADM2682EBRIZ** - 连接至 USART1（PA9: TX, PA10: RX） - DIR 控制由 PA8 提供方向使能 - 一侧接 MCU 3.3V 系统，另一侧由 B0505S 提供隔离 5V - 差分输出 A/B 接 DB9 接口，末端并联 120Ω 匹配电阻 ##### 4. **4路非隔离 RS-422 通信（26C31/26C32）** - 发送端：26C31（四通道差分驱动器） - 输入来自 USART2/3/6/TIMx_PWM（模拟发送） - 如：USART2_TX(PA2) → 26C31_IN1 → OUT → 422_A - 接收端：26C32（四通道差分接收器） - 422_B/A → 26C32_IN → OUT → PA3(USART2_RX) - 支持两组 HDLC 协议通信（需软件实现帧结构） ##### 5. **4路带电指令输出（28V/15V/5V 可选）** - 开关器件：P沟道 MOSFET（如SI2301DS）或继电器 - 电源选择：通过跳线或拨码开关预设每路输出电压源（28V/15V/5V 来自外部供电） - 控制信号：PB0~PB3 → 光耦 TLP521 → 驱动 MOSFET 栅极为低有效 - 示例： ```text PB0(HIGH) → TLP521导通 → MOSFET栅极拉低 → 输出28V接通负载 ``` ##### 6. **4路不带电指令输出** - 使用光耦输出（如PC817） - 一端接内部3.3V，另一端开漏输出至端子排 - 负载端自行供电，形成“干接点”效果 ##### 7. **4路指令/开关量采集** - 输入端子 → 限流电阻（1kΩ）→ 光耦 TLP521 输入侧（并联反向并联二极管防反） - 输出侧：3.3V → 上拉电阻（4.7kΩ）→ PD0~PD3（GPIO输入） - 支持 0V（断开）和 +24V（闭合）识别 ##### 8. **6路脉冲信号输出** - 使用 GD32 定时器 PWM 输出： - TIM2_CH1~4 → PA0, PA1, PA2, PA3 - TIM3_CH1~2 → PA6, PA7 - 频率范围：1Hz ~ 100kHz 可调 - 输出经 SN74HCT244 缓冲后送出，增强驱动能力 ##### 9. **2路网口通信** - 利用 GD32 内置 EMAC 控制器 - 第1路：RMII 接口 → LAN8720A（地址0）→ 百兆网口 - 第2路：需外加 KSZ8863MLL 或 W5500 芯片扩展第二 MAC/PHY - 使用 SPI 接口连接 W5500（替代方案） - 网口变压器集成于 RJ45 模块（HR911105A） --- #### 四、调试与接口 - **SWD 下载口**：PA13(SWDIO), PA14(SWCLK)，带 10kΩ 下拉 - **串口调试口**：USART3 → USB转TTL（CH340G） - **LED 指示灯**：PC13（运行指示），PD1（错误报警） - **按键复位**：NRST 外部复位按钮，10kΩ上拉 --- #### 五、推荐 PCB 设计要点 1. 数字地与模拟地单点连接（靠近ADC区域） 2. 所有高速信号线（RMII、SPI）等长布线，差分对保持 5mil 间距 3. 电源平面分割清晰，4层板优先（Top → Signal, GND Plane, PWR Plane, Bottom → Signal） 4. 高压信号（±15V、28V）与其他弱电信号保持 >2mm 安全距离 --- ### 总结：整体系统框图（文字版） ```text +------------------+ +---------------------+ | 外部电源 |------>| DC-DC → 5V → LDO → 3.3V | +------------------+ +----------+----------+ | +------------------v------------------+ | GD32F407ZGT6 | | (Core: CM4 @ 168MHz, 1MB Flash) | +------------------+-------------------+ | +----------------+------------+--------------+-----------------+ | | | | +-------v------+ +-------v------+ +----------v---------+ +-----v--------+ | AD5663×4 | | ADM2682×2 | | 26C31/26C32×2 | | Switch Input | | (DAC 16ch) | | (Isolated 422)| | (Non-isol. 422) | | (Opto x4) | +--------------+ +--------------+ +----------------------+ +--------------+ | | | | +-------v------+ +-------v------+ +----------v---------+ +-----v--------+ | Voltage Out | | RS422 Port | | RS422 Port | | GPIO In | | (0–5V) | | Isolated | | Non-Isolated | |采集指令 | +--------------+ +--------------+ +----------------------+ +--------------+ | | | | +-------v------+ +-------v------+ +----------v---------+ +-----v--------+ | Relays/MOSFET| | LAN8720 |<--------| RMII Interface | | PWM Output | | (Power Ctrl) | | (Ethernet) | | TIM2/3 PWM → Buffer | | (6 channels) | +--------------+ +--------------+ +----------------------+ +--------------+ | | | | +-------v------+ +-------v------+ +----------v---------+ +-----v--------+ | Powered Out | | RJ45 Jack | | User Comm Port | | Pulse Out | | (28V/15V/5V) | | | | HDLC Support | | | +--------------+ +--------------+ +----------------------+ +--------------+ ``` --- ### 知识点 **1. 多通道DAC外扩与SPI总线管理** 通过SPI总线挂载多个DAC芯片，利用独立CS片选实现多路模拟输出扩展。 **2. 工业电平信号采集与安全隔离技术** 使用电阻分压、偏置电路将高压信号适配至MCU ADC范围，并结合光耦保障系统安全。 **3. 嵌入式以太网硬件接口设计（RMII+PHY）** 掌握RMII协议引脚定义，正确连接GD32 EMAC与外部PHY芯片（如LAN8720），实现TCP/IP通信基础。 --- > ✅ 说明：以上内容已足够作为你在 Altium Designer/KiCad 中绘制完整原理图的设计依据。若你需要 `.sch` 或 `.pdf` 输出，请告知我具体格式，我可以继续提供模块化原理图代码（如KiCad Schematic Text Format）或分页说明。改为28V输入。
最新发布
11-21
- 提供独立MAC+PHY，支持双网口冗余通信 - 网口集成HR911105A带变压器RJ45模块 --- #### 四、调试与接口保留原设计 - **SWD下载口**：PA13(SWDIO), PA14(SWCLK)，10kΩ下拉 - **串口调试（USART3）**：PB10(TX),...
mac与phy如何实现网络自适应
做一个有技术追求的人
07-29 1万+
对于100M phy，外部网络10/100M切换，仅需要改变mac提供的数据时钟即可，mac接口模式不变，因为MII兼容10/100M。 对于1000M phy，外部网络10/100/1000M切换，首先需要改变mac的接口模式（使用的数据线个数不同了），因为10/100M下phy会切换为MII模式，根据接口模式在改变其数据时钟。 当然phy在自动协商完成后是其硬件逻辑会完成模式GMII/MII的转换，而对于mac，则要由驱动根据phy的工作状态来确定mac的接口模式以及需要提供的clk。 这也是我们软件开
以太网卡杂记之MAC和PHY
新博客请访问- http://oliveryang.net
03-01 1万+
网卡工作在osi的最后两层，物理层和数据链路层。 物理层的芯片称之为PHY。物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。 以太网卡中数据链路层的芯片称之为MAC控制器， 数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能。 MAC和PHY之间的关系是PCI总
了解PHY,MAC芯片
sscb0521的博客
07-18 3178
PHY在发送数据的时候，收到MAC过来的数据（对PHY来说，没有帧的概念，对它来说，都是数据而不管什么地址，数据还是CRC），每4bit就增加1bit的检错码，然后把并行数据转化为串行流数据，再按照物理层的编码规则把数据编码，再变为模拟信号把数据送出去。（Gigabit MII）： GMII 接口向下兼容 MII 接口， 支持 10Mbps、 100Mbps 和 1000Mbps 的操作，数据位宽为 8 位。在 1000Mbps 传输速率下，时钟频率为 125Mhz，在时钟的上下沿同时采样数据。
fpga-以太网通信实验学习日记1-以太网通讯规则以及MAC与PHY之间的通讯
ckkckckk的博客
08-01 2270
一下内容基本摘自正点原子所给的教程 使用以太网进行通讯,首先要了解以太网通讯的规则 在不同设备间进行通讯时,需要按照上面图片的规则发送数据,我以及将其整理为思维导图,发图片出来估计也是看不清的,附上文件链接链接：https://pan.baidu.com/s/1rurFMoBO9W0OdA4vO2W-Cg 提取码：rb27 不方便下载的同学可以看下面的文字哈 前导码7byte 前导码（ Preamble） ： 为了实现底层数据的正确阐述，物理层使用7个字节同步码（ 0和1 交替（ 55-55-55-
网卡的组成工作原理之一--MAC+PHY
Simple‘s Blog
08-21 2887
网卡工作在osi的最后两层，物理层（PHY）和数据链路层（MAC，即MAC实现了一个数据链路层），物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。物理层的芯片称之为PHY。数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能。以太网卡中数据链路层的芯片称之为MAC控制器。很多
WiFi（Wireless Fidelity）基础（三）
weixin_43153548的博客
05-08 1583
DSSS是一种古老的技术，是802.11b的基础技术，而802.11a、g、n、ac等最新标准都是基于OFDM的。以下是基于OFDM的WLAN标准的频域结构概述。更详细地说，802.11物理帧结构（Physical Frame structure）与每个标准（例如b/g/a/ac等）都不同，并且很难绘制一张图来表示每个WLAN标准的物理帧结构。然而，从非常高的层次来看，WLAN的物理帧结构可以表示如下。我也会使用各种图表，但我会尝试使用测量设备的各种捕捉，试图给你更直观、更逼真的图像。
关于盛科YT8618收发包（phy）统计
weixin_59081356的博客
12-26 909
查看yt8618的phy驱动以及应用手册关于维测部分寄存器。
PHY芯片快速深度理解
weixin_53906196的博客
07-10 1195
换个话说 不连接也可以使得网络畅通，因为网络的数据传输时靠RGMII不是靠MDIO，MDIO的作用仅仅只是用来查看一些状态和功能，还有简单的控制，而这些简单的控制是完全可以有网卡芯片内置去写死，arm层只要和网卡的写的一直就可以通讯。是海翎光电的小编看了大量的参考文献和一步步的实践总结的经验，通过实践，把每一层都走一遍，把变压器去掉，把phy去掉，linux系统的网卡函数看了一遍，phy芯片的手册有看了很多。下图是两个主控直接的通信，比如我们的电脑和路由器 ，但是如果没有中间的介质还能连接网络吗？
FPGA与以太网相关接口知识（常说的百兆网，千兆网就是指一秒钟传输一千或者一百个bit如下通过时钟计算）
Pual_Georg的博客
03-20 2309
100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。2.SFP:是光口，协议一般称呼：1000base-cx，1000base-lx。2：FPGA(GT)+rj45(利用fpga的GT，直接节约了phy芯片)1：FPGA普通管脚——phy芯片（pcs+pma）——rg45。4.1000Mbit/s(RGMII接口——双沿)2.100Mbit/s(RMII接口——双沿)
数字DDR PHY
热门推荐
lureny123的专栏
01-03 2万+
   在ASIC的设计中，PHY是经常要遇到的，它是链接数字逻辑和物理电路的必要环节。通常这部分设计由模拟电路来完成，但是这很可能就意味着局限在某个固定的厂家或者工艺上。   在这之前，我有机会针对DDR2设计了一个数字PHY。虽然在实现上仍然要和后端的工程师有比较密切和有效的沟通，但是对于数字PHY，毕竟在很大程度上不再依赖厂家和工艺，这至少的商务上提供了很大的灵活性。   其实DD
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

编码实践

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值