- 博客(6)
- 收藏
- 关注
RSS订阅原创 DC（Design Compiler）综合入门（4）-时序约束
本节学习DC中的时序约束时序路径介绍默认情况下，DC将设计假定为一个同步时钟（synchronously-clocked）环境，即Single Clock、Single Cycle or Simplified Environment。并假设外部电路为一个Launching Circuitry（外部启动电路）和一个Capturing Circuitry（外部捕获电路）。Current design 输入的数据来自一个正沿触发的时钟设备（如 FF1），输出数据发送到一个正沿触发的时钟设备（如 FF4）。
2025-01-06 16:46:15
839
原创 DC（Design Compiler）综合入门（1）
综合是指将高级设计描述（HDL 或 RTL）转化为门级网表（Gate-Level Netlist）的过程，为后续的物理设计（Physical Design）奠定基础。下面通过介绍IC设计的流程来找准综合这一步的定位。设计起点：概念与功能描述Idea（设计概念）：从最初的设计理念开始，通常是草图或简单的需求描述。Functional（功能描述）：通过图形化或文本描述，明确设计的功能需求。功能描述为后续的行为级和结构级描述提供基础。行为级和结构级描述Behavioral（行为级）
2024-12-25 11:13:16
1048
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人