基于vivado+Verilog FPGA开发 — 数码管动态扫描显示v2.0 — 使用 74HC595串转并芯片 节省FPGA引脚资源

代码规范：Verilog 代码规范_verilog代码编写规范-优快云博客

开发流程：FPGA基础知识----第二章 FPGA 开发流程_fpga 一个项目的整个流程-优快云博客 

源码下载：https://github.com/Redamancy785/FPGA-Learning-Record.git

零、74HC595芯片驱动

1、74HC595串转并芯片 内部原理图

​

​

2、74HC595串转并芯片 时序图

​