这篇博客探讨了在VHDL设计中遇到的错误，涉及IF条件语句的使用不当。作者求助于解决在JCQIS实体中，当输入A等于特定二进制串时输出B为0，否则为1的问题，但代码报Syntax error at line 12，提示缺少预期的'begin'或声明语句。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY JCQ IS
PORT ( A : IN STD_LOGIC_VECTOR(151 DOWNTO 0);
B : OUT STD_LOGIC );
END JCQ;
ARCHITECTURE behav OF JCQ IS
BEGIN
PROCESS (A)
IF A = ‘11111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111000001011100111101010000’ then
B<= ‘0’;
ELSE B<= ‘1’;
END IF;
END PROCESS;
END behav;
一直有错Error (10500): VHDL syntax error at JCQ.vhd(12) near text “IF”; expecting “begin”, or a declaration statement
求求了，救救孩子吧
扫一扫
7010
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
