笔记
关注
分享
扫一扫
cmc1028
这个作者很懒，什么都没留下…
展开
-
74.8bit有符号补码数据转换为无符号数据的标准方法与DAC调整方法
原创 2025-05-08 22:19:41 · 61 阅读 · 0 评论 -
73.matlab中sind函数为求以角度为单位的三角函数值
，原创 2025-04-28 15:46:54 · 109 阅读 · 0 评论 -
72.FPGA不能将有符号数与无符号数相乘，会出错
原创 2025-04-24 19:46:28 · 108 阅读 · 0 评论 -
71.case语句要比if-else 语句费逻辑单元
当添加完时序约束后，所占用逻辑块一致，并且均减少。原创 2025-04-12 22:18:27 · 184 阅读 · 0 评论 -
70.verilog中for循环使用注意事项
原创 2025-04-12 19:27:00 · 96 阅读 · 0 评论 -
69.将IIR滤波器的直接型系数转换为级联型方法
IIR滤波器的直接型系数转换为级联型系数原创 2025-04-11 19:26:10 · 81 阅读 · 0 评论 -
67.计算一组有符号数最大位宽
，原创 2025-04-11 15:33:25 · 316 阅读 · 0 评论 -
66.负数的补码与原码转换以及巴特沃斯计算滤波器阶数
原创 2025-04-10 23:26:28 · 76 阅读 · 0 评论 -
65.vscode添加用户代码片段Tab键为无效字符问题
，原创 2025-04-10 14:43:37 · 67 阅读 · 0 评论 -
64.单位冲击响应经过滤波器所得的结果为滤波器的单位脉冲响应
;原创 2025-04-10 12:21:51 · 489 阅读 · 0 评论 -
63.matlab freqz(b,a,128,1000)最后两个参数代表
，原创 2025-04-10 10:35:27 · 219 阅读 · 0 评论 -
62.三种模拟滤波器的特点与比较
原创 2025-04-10 09:42:25 · 376 阅读 · 0 评论 -
61.do文件添加不同模块的波形信号
注意:使用时为 do do.do。原创 2025-04-08 14:26:38 · 178 阅读 · 0 评论 -
59.滤波器幅度转换为db以及常用对数公式
，原创 2025-04-01 11:03:17 · 108 阅读 · 0 评论 -
58.fir1函数设计fir滤波器
，原创 2025-04-01 10:35:07 · 292 阅读 · 0 评论 -
57.Error (10228): Verilog HDL error at nco.v(33): module “nco“ cannot be declared more than once
quartus编译NCO时出现10228错误原创 2025-03-26 01:47:27 · 177 阅读 · 0 评论 -
56.fm解调最简单的方法过零检测，如何确定计时器的更新速率
，原创 2025-03-25 23:25:15 · 193 阅读 · 0 评论 -
55.altera fpga .jic文件转换为配置文件.frm原理
，原创 2025-03-15 11:19:59 · 180 阅读 · 0 评论 -
54.altera fpga下载.jic文件时CONF_DONE pin failed to go high in device(错误编号209014/209012)
取消勾选校验(verify)即可下载程序成功，但可能会出现错误。原创 2025-03-07 15:38:07 · 195 阅读 · 0 评论 -
53.xilinx fir滤波多通道交错滤波注意事项
多路滤波可以选择交错通道滤波，与多路并行滤波，交错滤波时数据速率会降低，因为数据是交错串行输出的。上图滤波器前三个系数为:167,286,415。D:b通道滤波后的第二个数据。A:a通道的第一个滤波后数据。B:b通道第一个滤波后的数据。C:a通道滤波后的第二个数据。原创 2025-03-06 17:25:03 · 192 阅读 · 0 评论 -
52.fir滤波器旁瓣衰减的意义，以-30db为例
，原创 2025-03-05 16:57:23 · 219 阅读 · 0 评论 -
51.fir滤波器的系数为偶数个且对称时输出没有无效数据，当为奇数个系数时会出现无效数据
当系数为奇数时出现一个无效数据0,阶数16,系数17个。当系数为偶数个时，15阶，16个系数，没有无效数据。原创 2025-03-05 14:47:40 · 305 阅读 · 0 评论 -
50.xilinx fir滤波器系数重加载如何控制
，原创 2025-03-03 11:50:56 · 328 阅读 · 0 评论 -
49.matlab中scanf中参数inf表示读取无穷个数，直到文件结束或错误
，原创 2025-02-27 09:07:17 · 79 阅读 · 0 评论 -
48.有符号数相乘数据位宽的确定
，原创 2025-02-26 16:04:42 · 225 阅读 · 0 评论 -
47.matlab 中filter design工具设计的滤波器如何在.m代码中调用
，原创 2025-02-26 15:57:31 · 314 阅读 · 0 评论 -
46.matlab中dec2bin不能为负数或小数
，原创 2025-02-26 11:32:42 · 121 阅读 · 0 评论 -
45.matlab产生正弦叠加信号并保存为txt文本
，原创 2025-02-25 17:44:02 · 256 阅读 · 0 评论 -
44.fir滤波器多相对称对技术
fir滤波器多相对称对技术可以使一些子滤波器的非对称滤波系数变成对称滤波系数，从而使运算量最小化。滤波器系数补0幅频特性不会改变，但相位会发生变化。原创 2025-02-24 10:40:11 · 400 阅读 · 0 评论 -
43.欠采样下所得信号的频率计算
中频信号欠采样后所得频率计算原创 2025-02-18 19:51:10 · 120 阅读 · 0 评论 -
42.fpga生成bit文件时跳过crc校验方法
，原创 2025-02-11 09:33:53 · 355 阅读 · 0 评论 -
41.欠采样技术下变频不能用与跨两个nyquist的情况下
111。原创 2024-12-27 17:03:44 · 116 阅读 · 0 评论 -
40.数字接收机的动态范围
原创 2024-12-24 09:36:19 · 128 阅读 · 0 评论 -
39.电脑键盘如何打省略号
原创 2024-12-20 17:09:59 · 154 阅读 · 0 评论 -
38.尽量别用时钟去采时钟
原因:ila采集中一定要采用与模块一样的同一时钟，不然会采出中间数据(我忽略了ila采数据是靠驱动时钟采的😭) ，导致显示出异常数据。从fifo中读出数据，直接给另一个接口，但数据传输过程中出现了异常复位中间数据。原创 2024-12-17 17:46:58 · 366 阅读 · 0 评论 -
37.vivado生成bit报[opt 31-67]
ip核中的所有输入信号都必须连接，只定义f。原创 2024-12-16 13:14:11 · 251 阅读 · 0 评论 -
36.xilinx fifo异常复位后为啥过几个时钟后empty与full信号才会变化
原创 2024-12-12 14:16:46 · 430 阅读 · 0 评论 -
35.光口与电口的区别
原创 2024-12-04 19:36:46 · 96 阅读 · 0 评论 -
34.windows中断与共享的连接
原创 2024-11-29 19:33:33 · 122 阅读 · 0 评论 -
33.10g以太网编码
接收时rx_axis_tuser为。原创 2024-11-28 17:22:36 · 110 阅读 · 0 评论