【Verilog - 组合逻辑 - 基础1】2. 导线与连接

千举万变，其道一也。《荀子·儒效》

1.0 介绍

Verilog的导线是最基本的元件，每个硬件都离不开它。所以基本要练好！

1.1 简单连接

最简单的连接如下：

module xian1(input jia, output yi);
	assign yi = jia;
endmodule

可以这样来测试，

//模拟
module xian1(input jia, output yi);
	assign yi = jia;
endmodule

//测试
module xian1_tb;
	
	reg jia;
	wire yi;
	
	xian1 dut(jia, yi);

	initial begin
		jia = 0;
		#0
		$display("jia = %b, yi = %b", jia,yi);

		jia = 1;
		#0
		$display("jia = %b, yi = %b", jia,yi);
		$finish;
	end
endmodule

结果如下，

liu2333hui@liu2333hui-PC:~/verilog/nihao$ epicsim xian1.v
	jia = 0, yi = 0
	jia = 1, yi = 1

1.1.1 多个数

以上的电线只是一个单纯的线。如果有多个电线，可以同时的连接如下，

module xian1(input [5:0] jia, output [5:0] yi);
	assign yi = jia; //如同yi[0]=jia[0];...;yi[5]=jia[5];
endmodule

可见，assign不需要变，可以同时赋值连接多个导线。

然后，可以这样来测试，

//模拟
module xian1(input [5:0] jia, output [5:0] yi);
	assign yi = jia;
endmodule

//测试
module xian1_tb;
	
	reg [5:0] jia;
	wire [5:0] yi;
	
	xian1 dut(jia, yi);

	integer i;
	initial begin
		for (i = 0; i < 8; i++) begin
			jia = i;
			#0
			$display("jia = %b, yi = %b", jia,yi);
		end
	end
endmodule

结果如下，

liu2333hui@liu2333hui-PC:~/verilog/nihao$ epicsim duoxian.v
jia = 000000, yi = 000000
jia = 000001, yi = 000001
jia = 000010, yi = 000010
jia = 000011, yi = 000011
jia = 000100, yi = 000100
jia = 000101, yi = 000101
jia = 000110, yi = 000110
jia = 000111, yi = 000111

1.2 常量的连接

有一些时候，会需要连接