【ARM】（二）ARM寄存器组织与异常处理_arm lr寄存器异常-优快云博客

本文链接：https://blog.youkuaiyun.com/weixin_46216674/article/details/142305642

ARM寄存器组织与异常处理

寄存器组织
异常与处理
ARM微架构
- 指令流水线
- 多核处理器

寄存器组织

寄存器

寄存器是处理器内部的存储器，没有地址
一般用于暂时存放参与运算的数据和运算结果
包括通用寄存器、专用寄存器、控制寄存器

ARM寄存器

注：

打三角形的是特有寄存器，属于该模式下特有的，别的模式无法用
没有打三角形的是共用寄存器，属于每个模式都可以使用

专用寄存器

R15（PC，Program Counter）：程序计数器，用于存储当前取址指令的地址
R14（LR，Link Register）：链接寄存器，一般有以下两种用途：
- 执行跳转指令（BL / BLX）时，LR会自动保存跳转指令下一条指令的地址，程序需要返回时将LR的值复制到PC即可实现
- 产生异常时，对应异常模式下的LR会自动保存被异常打断的指令的下一条指令的地址，异常处理结束后将LR的值复制到PC可实现程序返回
R13（SP，Stack Pointer）：栈指针，用于存储当前模式下的栈顶地址

CPSR寄存器

CPSR(Current Program Status Register)，当前程序状态寄存器（控制寄存器）
CPSR寄存器分为四个域，[31:24]为条件域用F表示、[23:16]为状态域用S表示、[15:8]为预留域用X表示、[8:0]为控制域用C表示，常用的为高4位和低8位

Bit[4:0]

[10000]User    [10001]FIQ     [10010]IRQ     [10011]SVC
[10111]Abort   [11011]Undef   [11111]System  [10110]Monitor

Bit[5]

[0] ARM状态     [1] Thumb状态

Bit[6]

[0] 开启FIQ     [1] 禁止FIQ

Bit[7]

[0] 开启IRQ     [1] 禁止IRQ

Bit[31]： 当运算器中产生了负数的结果该位自动置1，否则为0

Bit[30]： 当运算器中产生了0的结果该位自动置1，否则为0

Bit[29]： 针对无符号数

当运算器中进行加法运算且产生进位时该位自动置1，否则为0
当运算器中进行减法运算且产生借位时该位自动置0，否则为1

Bit[28]： 针对有符号数

当运算器中进行加法运算且产生符号位进位时该位自动置1，否则为0
当运算器中进行减法运算且产生符号位借位时该位自动置0，否则为1

异常与处理

异常

处理器在正常执行程序的过程中可能会遇到一些不正常的事件发生，这时处理器就要将当前的程序暂停下来转而去处理这个异常的事件，异常事件处理完成之后再返回到被异常打断的点继续执行程序。

异常处理机制： 不同的处理器对异常的处理的流程大体相似，但是不同的处理器在具体实现的机制上有所不同；

比如处理器遇到哪些事件认为是异常事件，遇到异常事件之后处理器有哪些动作、处理器如何跳转到异常处理程序、如何处理异常、处理完异常之后又如何返回到被打断的程序继续执行等。我们将这些细节的实现称为处理器的异常处理机制

ARM异常源： 导致异常产生的事件称为异常源

ARM异常源有7类，分别是：

异常源	解释
FIQ	快速中断请求引脚有效
IRQ	外部中断请求引脚有效
Reset	复位电平有效
Software Interrupt	执行swi指令
Data Abort	数据终止
Prefetch Abort	指令预取终止
Undefined Instruction	遇到不能处理的指令

异常模式： 在ARM的基本工作模式中有5，属于异常模式，即ARM遇到异常后会切换成对应的异常模式。

异常源	FIQ	IRQ	Reset SWI	Date Abort Prefetch Abort	Undef Instruction
异常模式	FIQ	IQR	SVC	Abort	Undef

☆ 异常处理

产生异常的动作（自动）

拷贝CPSR（状态寄存器）中的内容到 对应异常模式下的 SPSR_<mode> （备份异常之前的模式及状态）
修改CPSR的值（切换模式，进入异常模式）
- 修改中断禁止位禁止相应的中断（优先级变化，禁止同级）
- 修改模式位进入相应的异常模式（切换模式）
- 修改状态位进入ARM状态（异常只能在ARM状态）
保存返回地址到对应异常模式下的 LR_<mode> （为了异常结束后返回）
设置PC为相应的异常向量（异常向量表对应的地址）（跳转到固定内存地址（异常向量表））

设置PC的值进行跳转，能否直接跳转到异常处理程序？

答案显然是不能的，因为设置PC的值是硬件自动设置的，而异常处理程序是用户编写的，内层地址不是一致的，其次PC的值实际是中断向量表的对应的地址，而异常处理程序的内存是随机的。

异常向量表：

异常向量表的本质是内存中的一段代码
异常向量表大小为32字节，平均分成8份，分配给不同的异常源，其中1份保留（异常源只有7类）
即表中为每个异常源分配了四个字节的存储空间
遇到异常后处理器自动将PC修改为对应的地址
因为异常向量表空间有限，一般我们不会在这里写异常处理程序，而是在对应的位置写一条跳转指令，使其跳转到指定的异常处理程序的入口

注： ARM的异常向量表的基地址默认在0x00地址,但可以通过配置协处理器来修改其地址

ARM异常处理完返回的动作（自己编写）

将 SPSR_<mode> 的值复制给CPSR，使处理器恢复之前的模式状态
将 LR_<mode> 的值复制给PC，使程序跳转回被打断的地址继续执行

IRQ异常完整示例图：

异常优先级与速度

异常优先级由高到低为： Reset > FIQ > IRQ

Reset
Data Abort
FIQ
IRQ
Prefetch Abort
Software Interrupt
Undefined instruction

FIQ的响应速度比IRQ快

FIQ在异常向量表位于最末：可直接把异常处理函数写在异常向量表之后，省去跳转
FIQ模式有5个私有寄存器(R8-R12)：执行中断处理程序前无需压栈保存寄存器，可直接处理中断
FIQ的优先级高于IRQ
- 两个中断同时发生时先响应FIQ
- FIQ可以打断RIQ，但IRQ不能打断FIQ

ARM微架构

指令流水线

车间流水线图：

指令流水线：

将指令的取址、解码、执行三个执行过程，变成流水线形式执行，就是流水线指令。

ARM指令流水线：

ARM7采用3级流水线
ARM9采用5级流水线
Cortex-A9采用8级流水线

注1：虽然流水线级数越来越多，但都是在三级流水线的基础上进行了细分

PC的作用（取地址）：不管几级流水线，PC指向的永远是当前正在取指的指令，而当前正在执行的指令的地址为 PC - 8

多核处理器

多核处理器： 即一个SOC片上系统中集成了多个CPU核
作用： 不同的线程可以运行在不同的核心中，做到真正的并发
资源： 多核处理器共用外设与接口资源
例如四核处理器：