本文介绍了CPU数据通路的功能和基本结构，特别针对16位计算机的数据通路进行了详细解析。以加法指令"ADD (R1), R0"为例，阐述了数据在寄存器、主存和ALU之间的传输过程，并列举了指令执行阶段每个节拍的功能和有效控制信号。数据通路由控制部件控制，通过单总线、三总线或多总线等方式实现不同部件间的数据交换，影响着指令执行的效率和微操作信号形成部件的设计。"
103038334,9148324,使用cp命令创建本地CentOS软件仓库,"['CentOS', '自建仓库', '包管理', '软件源']
-
某计算机字长16位,采用16位定长指令字结
-
构,部分数据通路结构如下图所示.图中所有控制信号为1时表示有效,为0时表示无效.例如,控制信号MDRinE为1表示允许数据从DB打入MDR,MDRin为1表示允许数据从DB打入MDR,MDRin为1表示允许数据从总线打入MDR,假设MAR的输出一直处于使能状态.加法指令"ADD (R1), R0"的功能为(R0)+(R1)–>(R1),即将R0中的数据与R1的内容所指主存单元的数据相加,并将结构送入R1的内容所指主存单元中保存.
![[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-9hirCuu8-1628143294567)(C:\Users\93623\AppData\Roaming\Typora\typora-user-images\image-20210419103558777.png)]](https://i-blog.csdnimg.cn/blog_migrate/822c5401130c12e3a8504493cf680521.png)
下表给出了上述指令取值和译码阶段每个节拍(时钟周期)的功能和有效控制信号,请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号, 请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号
![[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-roHLes6r-1628143294570)(C:\Users\93623\AppData\Roaming\Typora\typora-user-images\image-20210419104427935.png)]](https://i-blog.csdnimg.cn/blog_migrate/ea10269d5557715115fb3bae1b1b7c74.png)
解:
指令"ADD (R1), R0"的操作数,一个在寄存器中,一个在主存中,运算结果放在主存中
最低0.47元/天 解锁文章
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
