UVM基本概念

UVM验证平台的典型结构

典型的UVM验证平台一般即例化DUT和UVM类库并配置其中的连接关系。UVM动态例化，可以一次编译完成多个测试用例的测试。

UVM TEST

UVM TEST是UVM的顶层Component组件，主要完成例化和配置顶层env，并通过env调用sequence产生激励从而给到DUT。

一般情况下，会有一个基本的base_test用于对env的例化以及其他共同的UVM元素组件的生成例化。然后其他的test则继承该base_test并有针对性地配置env或者选择不同的sequence来测试。

UVM Environment

UVM env主要用于将UVM组件进行有关联的分层。一般在env里例化agent、scoreboard，设置是其他的env，顶层的env用于封装用来对DUT测试的环境。

UVM Scoreboard

Scb主要用于检查DUT的行为功能是不是符合预期。通过agent的analysis port来接收DUT的输入和输出的transaction。将输入transaction灌入到reference model来产生期望的结果，然后与DUT实际的输出结果作比较。

UVM Agent

agent用于对一些UVM组件进行分层和连接，主要用于完成DUT的接口。

一个典型的agent包括一个用于管理激励序列的sequencer，一个用于施加激励到DUT接口的driver，以及一个用于监测DUT接口的monitor，另外还可能包括一些如覆盖率收集、协议检查等。