- 博客(22)
- 收藏
- 关注
RSS订阅原创 拉扎维模拟cmos设计基础
本文系统介绍了模拟CMOS集成电路的基础知识，重点分析了MOS管工作原理、放大器设计、频率响应和反馈系统等核心内容。首先详细阐述了MOS管的四种工作状态及其特性参数，包括跨导、体效应和沟道调制效应等二级效应。随后深入讲解了共源极、共栅极和差动放大器等基本电路结构的设计原理和性能分析。在频率响应部分，探讨了极点、零点对系统稳定性的影响，并介绍了密勒定理等分析方法。最后讨论了反馈系统的稳定性判据和补偿技术，包括极点分裂和消零电阻等关键技术。文章通过理论推导和实例分析，为模拟CMOS电路设计提供了系统性的知识框架
2025-12-11 18:27:29
1021
原创 PCIE地址空间介绍
PCIe定义了四种地址空间：配置空间（4KB/设备，含PCI兼容区和扩展区）、内存空间（用于数据交互）、IO空间（兼容传统设备）和消息空间（传输事件消息）。配置空间通过ECAM机制映射到内存，包含头类型（Type0/1）和BAR寄存器。BAR用于分配设备资源地址，支持32/64位内存映射和IO映射。系统启动时，OS读取BAR信息并分配地址空间，实现CPU通过内存地址访问外设。内存空间推荐使用MMIO方式，而消息空间用于传输错误报告等事件。不同架构（x86/RISC/ARM）在地址映射方式上存在差异。
2025-09-13 18:43:15
1111
原创 PCIE基础学习之物理层学习基础
本文摘要：PCIe物理层分为逻辑和电气部分，逻辑层负责数据包处理（字节条带化、扰码、编码等），电气层提供模拟电路接口。链路训练确保时钟同步、极性一致等。有序集（Orderset）用于训练和时钟补偿。协议机制以内存读请求为例，说明TLP传输过程：发起方构建MRd TLP，经事务层、数据链路层和物理层处理发送；接收方校验后返回Ack DLLP，完成数据请求后发送CplD TLP。整个过程涉及多层协同，确保可靠传输。
2025-09-13 18:42:39
936
原创 UVM集成SVT_VIP
本文介绍了UVM验证环境中VIP（验证IP）集成的方法与注意事项。主要内容包括：1）UVM中组件、对象和接口三种实例化的区别与实现方式；2）APB VIP集成的具体步骤，涵盖配置类编写、顶层env创建、接口传递、序列构建和sequencer关联等关键环节；3）集成过程中的特殊处理，如存储配置和复位逻辑的实现。文章强调集成方法多样，建议通过实际动手操作加深理解，并可通过绘制框架图辅助理解代码结构。最后指出集成顺序可根据实际情况灵活调整。
2025-09-12 23:00:52
1197
1
原创 UVM寄存器模型与通道机制
摘要：本文介绍UVM验证中的寄存器模型和接口连接机制。寄存器模型通过前门访问（经总线事务转换）和后门访问（直接信号路径映射）两种方式实现DUT寄存器操作。UVM接口连接主要采用三种机制：1）一对一连接（如put_port/get_port）；2）一对多广播（analysis_port）；3）接口转接（通过tlm_fifo实现不同类型接口的适配）。文中以scoreboard为例说明多对一连接的具体实现，展示了如何通过imp端口处理多个数据流并进行比对验证。这些机制为构建高效可靠的验证环境提供了关键技术支撑。
2025-09-12 22:58:10
1037
原创 IP验证学习之case编写
本文介绍了UVM验证环境中测试用例(testcase)的编写方法。首先讲解了base_test的构建，建议采用virtual sequence调度多个sequence的方式编写测试用例。然后详细说明了如何编写testcase，包括继承base_test、编写virtual sequence及其调用的各个sequence（如寄存器配置sequence和数据流sequence）。文章指出，最初编写新IP的测试用例会比较慢，但随着积累的sequence增多，后续测试用例主要是组合已有sequence。最后强调实际
2025-09-12 22:50:59
1362
原创 IP验证学习之env集成编写
本文介绍了UVM验证环境中env的集成方法和寄存器同步机制。重点内容包括：1）寄存器同步模型构建，通过建立同步寄存器模型与参考模型来验证跨时钟域同步逻辑；2）env集成架构设计，展示了包含agent、参考模型、寄存器模型等组件的典型env结构；3）env_config配置管理，说明了如何通过集中配置实现环境灵活控制；4）DPI接口应用，演示了如何将C语言模型集成到SV验证环境中。文章强调env集成应以config为核心，通过合理配置实现快速环境搭建和组件复用。
2025-09-12 22:50:01
792
原创 IP验证学习之agent编写
本文介绍了UVM验证环境中agent组件的通用开发方法，包括接口(interface)、序列项(sequence_item)、驱动器(driver)、监视器(monitor)、序列(sequence)和sequencer的实现模板。重点阐述了driver和monitor的时序控制逻辑，以及通过回调机制增强driver功能的实现方式。文章还说明了agent配置(agent_config)和封装(agent_packet)的设计思路，强调组件参数化和可重用性的重要性。所有代码示例都配有详细注释，体现了UVM验证
2025-09-12 22:48:20
796
原创 IP验证概述
本文介绍了UVM验证环境搭建的基本框架和关键要点。作者建议初学者将重点放在编写测试用例上，验证环境可先用脚本生成。文章从数据流、控制流等角度阐述了IP验证的四个关注点，并详细说明了transaction、agent、env等组件的搭建方法。特别介绍了VIP和寄存器模型的集成步骤，包括实例化组件、修改配置等关键操作。最后指出验证框架通常采用"先整体后细节"的构建思路，并强调理解UVM控制框架和数据通路的重要性。全文为验证工程师提供了简洁实用的UVM环境搭建指南。
2025-09-12 22:46:12
895
原创 PCIE基础学习之链路层基础
本文介绍了PCIe链路层的主要功能和工作机制。链路层负责错误纠正、流量控制和电源管理，处理事务层传来的TLP数据包，将其转换为DLLP数据链路层数据包（通常8字节）。DLLP分为确认类（ACK/NAK）、流量控制类和电源管理类三类。链路层通过序列号机制保证数据包顺序，采用ACK/NAK协议实现错误检测和重传。流量控制机制通过信用值（credit）系统管理缓冲区，优先级高的TLP可获得更大信用池。此外，链路层还参与电源管理，通过DLLP传递电源状态请求。每个虚拟通道（VC）都独立维护序列号和流量控制机制，确保
2025-09-11 23:09:21
1149
原创 PCIE基础学习之事务层基础
本文摘要： PCIe协议中，事务层数据包(TLP)的传输机制涉及多层封装与拆解。发送端从软件层获取命令类型、目标地址等信息构建TLP，经事务层添加Header（含路由、校验等）、链路层加入LCRC校验、物理层嵌入起始/结束字符后发送。接收端逆向拆解，逐层校验并剥离附加信息。事务分为non-posted（需响应，如内存读）和posted（无响应，如内存写）两类。TLP属性包括QoS（通过TC字段优先级和VC虚拟通道管理）、事务排序规则及流量控制（通过DLLP动态报告缓冲区状态）。整个机制确保数据可靠传输，支持
2025-09-11 23:08:45
838
原创 PCIE基础学习
PCIe架构采用分层设计，包含物理层、链路层和事务层。其拓扑结构以根复合体(RC)为中心，通过交换机(switch)和桥(bridge)连接各类端点(endpoint)。数据传输采用全双工串行通信，支持x1至x32链路宽度，通过8b/10b或128b/130b编码实现时钟恢复。体系架构支持三种传输模式(PIO/DMA/P2P)，采用源同步时钟机制和事务拆分协议。事务层负责TLP包的生成与解析，支持内存、IO、配置和消息四种事务类型，具有posted/non-posted两种响应机制。这种设计有效解决了并行总
2025-09-11 23:07:46
781
原创 数字IC设计入门学习笔记
本文系统回顾了数字IC设计的基础知识，重点介绍了D触发器、时序/组合逻辑、for循环、状态机设计、跨时钟处理等核心概念。文章详细讲解了电平与脉冲信号的转换方法、模块声明与例化、二维数据使用、三段式状态机设计等实用技巧，并深入分析了电路时序要求、跨时钟域处理方法（包括单比特电平和脉冲信号）、异步复位同步释放等重要技术。此外还介绍了signed声明、强制转换等Verilog语法细节。作者强调理论学习需结合实践，通过反复练习培养设计思维，才能掌握数字IC设计的精髓。全文内容详实，涵盖了数字IC设计入门的关键知识点
2025-07-24 18:37:13
1044
原创 AI芯片架构学习笔记
AI芯片架构设计概述 AI芯片架构主要由标量、向量和矩阵处理单元构成，采用并行技术提升性能。主流架构包括VLIW+SIMD和超标量+SIMT两种方案：前者依赖编译器解决指令依赖但功耗较低，后者通过硬件实现乱序执行性能更高。芯片内部通过寄存器融合和存储器融合优化资源利用，流水线设计则分为并行和串行两种模式。并行流水线可同时执行多条指令但分支预测失误代价高，串行流水线能掩盖访存延时但对分支预测更敏感。架构选择需综合考虑性能、功耗、面积等因素，没有绝对优劣之分。
2025-07-16 14:31:53
1561
1
原创 AI芯片指令集学习笔记
本文介绍了AI芯片指令集的主要分类与设计要点。AI指令集可分为标量指令集（基于RISC-V）、向量指令集和矩阵运算指令集三大类。重点阐述了向量指令集的寄存器类型（通用、超宽、布尔等寄存器）、算术逻辑、规约、重排序（混洗/压缩/移位）、数制转换和访存等指令的设计原理。同时简要说明了矩阵运算的脉动阵列架构和DMA描述符机制。文章指出AI指令集设计需兼顾灵活性、高效性和硬件实现可行性，建议从传统指令集入手学习AI指令集设计。全文为AI芯片指令集设计提供了系统性的技术参考。
2025-07-16 14:24:22
1120
1
原创 UVM入门笔记学习（3）
组件连接时数据通信的机制就是TLM，换句话来说，TLM就是各种模块通道的模型。TLM：事务级建模。作用：为组件间的通行建立通道，确保数据流能够稳定运行，可以避免混乱。port端口：发送数据的端口// 三个关联方法 :put (), try_put() ,can_put().//支持put()//支持try_put() ,can_put()//支持get()
2025-03-16 20:58:13
1065
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人