weixin_44657487的博客

本文介绍了基于Xilinx Aurora_8b10b IP核在FPGA上实现的loopback自测试方案。使用A7_200T开发板，通过Vivado 2022.2工具搭建测试系统，验证了Aurora协议的收发通道功能。系统采用125MHz GT参考时钟和200MHz系统时钟，实现了内部环回测试模式，并通过仿真和ILA抓取信号验证了链路状态。测试结果表明该方案能有效验证Aurora协议收发功能，为多板互联应用奠定了基础。

本文实现了一个基于FPGA的Camera Link相机图像采集与显示系统，能够处理2448×2050@15fps的高分辨率图像，并将其缩放至1920×1080@60hz显示。系统包含三个核心模块：通过FPGA的SERDES接收LVDS信号进行Camera Link解码；采用DDR缓存3帧图像解决帧率不同步问题；实现任意比例的双线性插值缩放算法。目前系统已成功完成Camera Link相机的图像显示功能，但显示效果仍需进一步优化。实验结果表明系统具备基本功能，但图像质量有待提升。

在FPGA开发中，使用IP核生成特定时钟频率（如22.1184 MHz用于UART通信）时，可能会遇到仿真速度异常缓慢的问题。这是由于复杂的小数频率导致仿真器需要进行大量计算，特别是在模拟波形边沿时，事件调度密集，严重拖慢仿真速度。通过将22.1184 MHz时钟临时替换为100 MHz时钟，仿真速度恢复正常。建议在功能仿真中使用行为模型替代IP核，或单独构建串口测试环境，避免系统级仿真。此外，多使用$display/assert方式替代长时间波形观察，简化驱动设计，减少真实时钟控制位移。这一案例提醒我们，

本文介绍了一种基于FPGA驱动ST7789 TFT-LCD显示屏的设计方案。系统采用模块化架构，包含时钟管理、显示控制、数据生成和SPI通信等模块。数据生成模块(data_gen)提供RGB565格式的像素数据，实现每秒切换背景颜色的简单显示效果。SPI驱动模块(spi_drive)负责与ST7789的通信，支持命令和数据写入。设计中通过wr_req信号确保数据传输连续性，并利用wr_last标记帧结束。系统采用Xilinx FPGA实现，通过差分时钟输入产生100MHz系统时钟，SPI时钟频率配置为25M

Verilog 实现支持标准 SPI 与 QUAD 模式的 SPI 写控制器设计详解，特别是在驱动QSPI屏幕中