yulongfenghu-优快云博客

原创 AD7606C-16_驱动说明

AD7606C-16是一款8通道、16位、1MSPS同步采样SAR ADC数据采集系统。摘要如下：核心特性： 16位分辨率，8通道同步采样，1MSPS吞吐率支持±2.5V至±20V多种输入量程（每通道独立可设）提供硬件和软件两种配置模式新增128/256过采样比、系统校准、诊断功能接口特点：兼容并行和SPI串行接口(最高63.5MHz SCLK) 关键控制信号：CONVST(启动转换)、BUSY(状态指示) 支持多线DOUT输出提速主要改进：相比AD7606新增软件配置模式增强过采样能力

2026-07-09 17:34:17 510

原创 AD2S1210 FPGA配置终极指南

AD2S1210 FPGA配置指南摘要 AD2S1210是一款可编程旋变-数字转换器（RDC），支持10/12/14/16位分辨率。FPGA需提供时钟（6.144-10.24MHz）、复位信号，并通过并行总线或SPI接口进行通信。关键配置包括：工作模式：由A1/A0引脚选择普通模式（位置/速度输出）或配置模式寄存器配置：位置/速度寄存器为16位格式故障阈值寄存器（LOS/DOS/LOT）设置信号检测范围激励频率寄存器可编程（2-20kHz）控制寄存器设置分辨率（需与RES1/RES0引脚一致）

2026-06-17 09:47:19 372

原创通信接收机基石：Costas 环载波同步的 FPGA 高效实现与深度解析

摘要：本文深入探讨了Costas环在数字通信接收机中的FPGA高效实现方法，重点解决载波同步的核心问题。文章从Costas环的数学原理出发，详细解析了其在BPSK/QPSK信号解调中的独特优势，并提出了模块化FPGA实现架构。关键技术包括：32位相位累加器NCO设计、符号判决型相位检测器简化、带抗饱和的定点化PI滤波器实现，以及从MATLAB浮点仿真到RTL代码的无缝迁移策略。特别强调了环路参数设计流程和抗饱和处理等工程实践要点，为通信接收机设计提供了可复用的Verilog实现范例和系统级验证方法。关键

2026-04-15 09:33:14 384

原创 FPGA驱动TMP102：精准温度监控方案

FPGA驱动TMP102，时序分析

2026-04-13 17:13:46 269

原创 AD4630平均滤波模式解析

AD4630 ADC的平均滤波模式通过算术平均降低噪声，提升信噪比和有效分辨率，适用于低频信号采集。该模式扩展码值至30位以提高精度，需通过寄存器配置平均次数，但会降低输出速率并增加延迟。典型应用于工业传感器系统，需权衡噪声抑制与带宽需求，避免高速信号场景。配置时需参考手册设置滤波控制寄存器，并注意时序调整。

2026-02-02 14:50:44 625

原创基于颜色特征的图像检索

基于颜色特征的图像检索是图像处理的基础技术，通过提取颜色直方图或颜色矩，并应用相似性度量（如直方图相交），能高效检索相似图像。代码示例展示了核心实现，您可根据需求调整参数（如 bins 数量或颜色空间）。在实际系统中，建议使用大型数据库测试性能。

2025-07-31 15:26:08 738

原创 Remote ID的调制解调FPGA实现

Remote ID源于航空安全需求，例如在无人机密集区域实现设备跟踪和防碰撞。它类似于航空领域的ADS-B系统，但针对低空飞行器。Remote ID系统通常工作在特定频段（如2.4 GHz或5.8 GHz），通过无线链路广播数据包，包含设备ID、经纬度、高度和速度等信息。调制解调过程确保这些数据在噪声环境中可靠传输。例如，标准如ASTM F3411定义了Remote ID的协议框架，其中调制解调是关键物理层组件。

2025-07-17 11:18:54 1505

原创 FPGA实现OFDM 接收机的符号同步

符号同步是 FPGA 实现 OFDM 接收机的关键步骤之一，确保接收端能够正确识别每个 OFDM 符号的起始位置。同步精度直接影响后续的解调性能，特别是在多径衰落和噪声环境下。本文详细介绍了 FPGA 中如何实现 OFDM 符号同步，包括基于循环前缀 (CP) 相关性的 Schmidl-Cox 算法和基于训练序列的估计算法，并提供 Verilog 代码示例。

2025-03-14 17:00:49 1385

原创解析OFDM解调算法及MATLAB实现

正交频分复用 (OFDM) 是现代无线通信系统中的关键技术，广泛应用于 Wi-Fi、4G、5G 和数字电视等领域。OFDM 采用多载波并行传输的方式，有效提高了频谱利用率，并能较好地抵抗多径衰落和符号间干扰 (ISI)。本文将详细介绍 OFDM 解调的基本通信算法，并提供 MATLAB 代码示例，以帮助理解其实现过程。本文详细介绍了 OFDM 解调的关键步骤，包括符号同步、循环前缀移除、FFT 变换、信道均衡及符号解调。

2025-03-14 16:53:41 1348

原创浅谈FPGA在JESD204B高速串行接口协议中的应用

JESD204B是一种高速串行接口标准，用于将数据转换器（ADC和DAC）连接到逻辑器件，如FPGA。该标准的修订版B支持高达12.5 Gbps的串行数据速率，并确保JESD204链路上的可重复确定性延迟。随着转换器速度和分辨率的不断提高，JESD204B接口在高速转换器和集成RF收发器中变得越来越普遍。

2024-12-24 15:02:19 1948

原创基于ZYNQ7020的双串口通信的PS端代码简述

本文详细分析了ZYNQ平台上双串口通信的PS端代码实现。通过初始化串口、配置中断以及处理数据的发送和接收，实现了PS端双串口之间的通信。代码示例展示了如何初始化串口、配置中断以及处理接收中断的关键部分。希望这些内容对理解和实现ZYNQ平台上的双串口通信有所帮助。在双串口通信的实现中，PS端负责处理串口数据的发送和接收，而PL端（如果需要）可以扩展额外的串口资源。本文将对ZYNQ平台上双串口通信的PS端代码进行详细分析，重点讨论如何通过PS端实现双串口之间的数据通信，并解析代码中的关键部分。

2024-12-24 14:37:54 2154

原创基于 Zynq-7020 的 XADC 通讯查询电压

本文介绍基于平台的调试与应用技术方案。XADC（eXtended Analog-to-Digital Converter）是 Xilinx FPGA 系列中集成的多通道模数转换器，支持多种模拟输入模式及温度、电压等参数监控。通过对 XADC 的配置和调试，可实现高精度数据采集、实时监控与硬件系统性能评估等功能，广泛适用于嵌入式系统的信号处理与健康管理。

2024-11-29 16:24:14 3296

原创基于 FPGA 的 AD9910 + ADF4351 扫频信号发射平台设计方案

本文提出一种基于 FPGA 的扫频信号发射平台设计方案，采用 AD9910 生成高分辨率扫频信号，并利用 ADF4351 提供宽频率范围的混频信号，通过混频拓展扫频范围。FPGA 负责对两芯片的配置和实时控制，实现灵活的频率合成与动态参数调节。系统具有高分辨率、宽频带覆盖和高信号纯度的特点，适用于雷达信号模拟、通信测试等领域。

2024-11-28 10:27:13 2715

基于FPGA的AD9910单频信号发生器配置代码

`timescale 1ns / 1ps module top( input sys_clk_p,sys_clk_n, input rst_n, output sclk, output sdi, output cs, output io_updata, output master_reset, output profile0, output profile1, output profile2, output drctl, input drover, output drhold, output osk, output clk_out, input cfg_start, //配置起始信号 output pwr ); assign drctl = 1'b0; assign drhold = 1'b0; assign osk = 1'b0; wire io_updata1; wire io_updata2; assign io_updata1 = io_updata; assign io_updata2 = io_updata; wir

2025-01-24

好用简单的串口调试助手

串口调试助手

2024-11-28

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人