AXI学习笔记-1

最新推荐文章于 2025-05-14 23:15:13 发布
最新推荐文章于 2025-05-14 23:15:13 发布
阅读量2.1k 收藏 18
点赞数 1
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_44546360/article/details/89877504
本文详细介绍了AXI（Advanced eXtensible Interface）总线的结构，包括AXI通道、AXI系统和AXI接口。内容涵盖了AXI接口的五个通道、时序规范，如复位、基本传输握手信号和通道顺序，以及数据结构的各个组成部分，如地址通道数据结构、数据通道数据结构和应答通道数据结构。AXI总线的传输特性、存储器特性和存储器类型也在文中有所阐述。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

本文首发于个人博客

1.AXI总线结构

AXI总线由5个通道构成：

通道名称 通道功能 数据流向
read address 读地址通道 主机->从机
read data 读数据通道（包括数据通道和读响应通道） 从机->主机
write address 写地址通道 主机->从机
write data 写数据通道（包括数据通道和每8bit一个byte的写数据有效信号） 主机->从机
write response 写响应通道 从机->主机

1.1.AXI通道

读操作的通道如下图所示

7241055-66d7903c2519b7b8.JPG
axi_read_channel.JPG

写操作的通道如下图所示


7241055-222aeff2548af4bd.JPG
axi_write_channel.JPG

1.2.AXI系统

常见的标准AXI系统如下图所示，通常包括：

  • AXI master：AXI通信主机
  • AXI slave：AXI通信从机
  • AXI interconnect：AXI通信通路
7241055-3b726a5bcd98be9f.JPG
axi_typical_system.JPG

AXI接口协议可用于：

  • AXI master - AXI interconnect的连接
  • AXI slave - AXI interconnect的连接
  • AXI master - AXI slave的连接

1.3.AXI接口

1.3.1.全局信号

信号名 来源 描述
ACLK system clock 全局时钟信号
ARESTn system reset 全局复位信号，低有效

1.3.2.写地址通道

信号名 来源 描述
AWID master 写地址ID（用于区分该地址属于哪个写地址组）
AWADDR master 写地址
AWLEN master 突发长度
AWSIZE master 突发尺寸（每次突发传输的最长byte数）
AWBURST master 突发方式（FIXED，INCR，WRAP）
AWCACHE master 存储类型（标记系统需要的传输类型）
AWPROT master
最低0.47元/天 解锁文章

200万优质内容无限畅学
AXI总线介绍
MIRSTAMP的博客
05-31 6426
AXI总线介绍 参考文档： UG761-AXI Reference Guide(v14.3) AXI入门 深入AXI总线（一） 深入AXI总线（二） AXI是什么？ axi是一种总线协议，他是ARM AMBA（Advanced Microcontroller Bus Architecture）中最重要的一部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持Outstanding传输访问和乱
Zynq学习笔记--AXI4-Stream到视频输出IP是如何工作的？
hi94的博客
06-10 1791
本文介绍了 AXI4-Stream 到视频输出的工作原理和示例工程。通过该工程，详细展示了如何使用 AXI4-Lite 接口配置视频输出参数，包括图像高度、宽度和背景图案等。AXI4-Stream 到视频输出 IP 包含数据部分、时序信号部分和同步部分，确保数据与时序信号的同步。同步器通过初始对齐和时序模式来实现这一目标，支持独立时钟模式下的跨时钟域功能。最后，解释了 Master 和 Slave 时序模式，分别由 VTC 控制同步信号和作为时序主控。
AXI总线中文详解要点
06-10
、AXI 简介： AXI （Advanced eXtensible Interface）是一种总线协议，该协议是 ARM 公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0 协议中 最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控 制和数据相位是分离的， 支持不对齐的数据传输， 同时在突发传输中， 只需要首 地址，同时分离的读写数据通道、并支持显著传输访问和乱序访问， 并更加容易 就行时序收敛。AXI 是AMBA 中一个新的高性能协议。AXI 技术丰富了现有 的AMBA 标准内容，满足超高性能和复杂的片上系统（ SoC）设计的需求。
AXI 总线详解
HongkeFPGA的博客
09-04 2万+
综述 本文我们详解AXI，在ZYNQ中有支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。其中三种AXI总线分别为： AXI4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输； AXI4-Lite：（For simple, low-throughput memory-mapped communication ）是一个轻量级的地址映射单次传输接口，占用
(五)数字IC/FPGA设计之AXI总线 3重要特性（Outstanding、乱序、窄、非对齐）
最新发布
shu_ben的博客
05-14 1509
由上图的例子可见（略去握手信号），当slave连续收到ARID分别为ID0和ID1的读请求，由于未知原因，对ID1的响应速度比对ID0更快，slave可以先返回RID为ID1的读数据，再返回RID为ID0的读数据。对于read transaction，如果一个slave连续收到多个ARID不同的transaction（未必来自同一个master），而slave返回读数据transaction时其RID的顺序与master发出的ARID顺序不同，则称为读乱序。用于保存在途事务的信息，并接收缓存读数据。
AXI4（AXI-full）总线详细介绍
热门推荐
梦 醉了谁的博客
06-17 4万+
AXI4（AXI-full）总线详细介绍1.1 什么是AXI1.1.1 zynq的三种AXI总线1.1.2 AXI的三种接口1.1.3 AXI协议1.1.3.1 AXI握手协议1.1.3.2 突发式读写1.2 AXI管脚说明1.3 读写传输实现过程1.3.1 读传输实现过程1.3.2 写传输实现过程1.4 AXI的数据结构 1.1 什么是AXI    总线、接口和协议，这三个词常常被联系在一起，但是我们要明白他们的区别。总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由数据线、地址线、控制线等
axi-bridge-pcie-教程与笔记习题
05-18
- IP核的产品指导手册（Product Guide）被列为“教程与笔记习题”，说明这本手册可能包含了理论学习、实践指导以及习题，用于帮助读者深入理解和应用该IP核。 - 标签“axi bridge pcie”简单直接地指出了这一文档...
Zynq学习笔记--AXI4-Stream 图像数据从仿真输出到图像文件
hi94的博客
05-29 1403
本文介绍了如何使用 SystemVerilog 将 AXI4-Stream 图像数据输出到 PPM 格式的图像文件中。通过使用$fopen、$fwrite 和 $fclose 函数，成功地将仿真生成的图像数据写入到文件中，实现了图像数据的输出。在 TestBench 代码中，设置了图像的分辨率和颜色模式，并通过循环逐像素地写入数据。通过这种方式，我们可以将仿真生成的图像数据保存为 PPM 格式的文件，方便后续的图像处理和分析。
axi4stream-infrastructure-教程与笔记习题
05-18
1. 功能概述： - AXI4-Stream Infrastructure IP Suite支持所有模块的级联，为构建系统提供了一个灵活的框架。 - 支持的设备系列包括UltraScale架构和7系列器件。 2. 核心特点： - 缓冲模块：设计者可以利用缓冲...
AXI总线简介
weixin_42995966的博客
10-16 2942
AXI是一种总线协议，可以挂在多个master和slaveAXI4：主要面向高性能地址映射通信的需求；（突发数据）（地址映射模式）AXI4-Lite：是一个轻量级的，适用于吞吐量较小的地址映射通信总线；（无突发）（地址映射模式）AXI4-stream：面向高速流数据传输（流模式）AXI4、AXI4-LITE总线信号组成：写地址通道、写数据通道、写响应通道、读地址通道、读数据通道，信号组成如表1至表6所示。AXI-stream总线信号组成如表7所示。表1：全局信号信号名AXI4。
AMBA-AXI总线详解
10-17
AXI4 协议是对 AXI3 的更新，在用于多个主接口时，可提高互连的性能和利用率。它包括以下增强功能： 对于突发长度，最多支持 256 位，发送服务质量信号，支持多区域接口
AXI总线解析
03-27
详细解析AXI3 bus协议，全中文描述，适合SOC开发初学者
AXI Advanced eXtensible Interface协议文件
06-08
AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream。AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持Outstanding传输访问和乱序访问，并更加容易进行时序收敛。AXI 是AMBA 中一个新的高性能协议。AXI 技术丰富了现有的AMBA 标准内容，满足超高性能和复杂的片上系统（SoC）设计的需求。
axi协议中文版
11-28
axi协议中文，总结了应用axi设计的技巧好经验
通信协议（AXI）
spx1164376416的博客
11-15 3万+
一、AXI简介 SoC片上总线尚处于发展阶段，不像微机总线那样成熟，目前还没有统一的标准，因此各大厂商和组织纷纷推出自己的标准，以便在未来的SoC片上总线标准中占有一席之地。ARM公司就在1995年推出了自己的总线——AMBA（Advanced Microcontroller Bus Architecture，高级微处理器总线架构）。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单元的可重用性，非常适合于现代大规模集成电路设计自动化的要求。 AMBA3.0中新增加了一种总线——AXI（Adva
总线-AXI
william_myq的博客
02-16 868
什么是AXI总线
AXI协议
wu_lw829的博客
05-09 7556
AMBA AXI支持高性能、高速的系统设计。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值