基于FPGA的DDS在Modelsim与TD的联合仿真（三）

---

前言

TD 支持用户使用第三方工具（如 Synopsys VCS、 Mentor Graphics Modelsim 等） 来进行功能验证和时序验证。仿真包括功能仿真和时序仿真，功能仿真又叫逻辑仿真，是指在不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的验证;而时序仿真是在布局布线后进行，它与特定的器件有关，又包含了器件和布线的延时信息，主要验证程序在目标器件中的时序关系。这里主要介绍使用Modelsim进行功能仿真。

---

一、前期准备

生成安路IP核在Modelsim里的库。

1.打开安路TD安装位置，找到sim_release，复制文件内容。

2.打开modelsim安装位置，新建文件夹Anlogic，在Anlogic内新建文件夹src，将第一步复制内容粘贴进去。



3.打开modelsim，点击file-change directory

4.修改路径为modelsim安装路径下新建的Anlogic，点击确定.

5. 点击file – new – library，新建库.该库为安路的仿真库。该库命名为EG4_ver，点击OK。


6、向新建的EG4_ver内添加安路的ip，选中EG4_ver，点击compile-compile。

Library选择刚刚建立的EG4_ver，文件选择modelsim – Anlogic – src – eg，选中eg内所有的文件，点击Compile，点击Done即完成IP的添加。

二、仿真步骤

1.打开在已经建立的工程wave_produce，点击process – properties，修改simulation里lib位置为modelsim路径下Anlogic – EG4_ver，点击save。
在这里插入图片描述