安路FPGA-软件TD和Modelsim联仿设置

Folsie

已于 2023-09-02 13:31:16 修改

阅读量982

点赞数

分类专栏：安路文章标签： fpga开发

于 2023-09-02 13:10:00 首次发布

本文链接：https://blog.youkuaiyun.com/qq_35221855/article/details/132636571

版权

安路专栏收录该内容

1 篇文章

订阅专栏

文章目录

一准备工作
二 testbench.v
三 sim.do
四 wave.do

Anlogic安路的系列很多SF1，AL3，EG2的等等，每一个系列地下的原语库都非常多，所以还是和AX家一样，提前编译好安路的器件库；

参考软件自带的TD User_guide

在这里插入图片描述

一准备工作

如果使用的SF1 系列器件，把软件目录下的这三个文件内的所有内容编译到提前好的modelsim 库文件夹底下
在这里插入图片描述

能看出来文件还是非常多的

在这里插入图片描述

二 testbench.v

// tb文件内 记得添加
	glbl glbl();

三 sim.do

// sim.do 记得更改仿vsim路径为
vlib work

vlog "../src/top.v"  

vlog "../al_ip/crc16ip_gate.v"  

vlog "./tb.v"

vsim  -L D:/work/Modelsim/anlueg40819/al562 -voptargs=+acc work.tb -l tb.log -t 1ns
do wave.do

view wave 

run 1000us

四 wave.do

quietly WaveActivateNextPane {} 0
add wave -noupdate -radix hexadecimal -group dsp48_inst /tb/top_inst/*

TreeUpdate [SetDefaultTree]
WaveRestoreCursors {{Cursor 1} {5361000 ps} 0}
quietly wave cursor active 1
configure wave -namecolwidth 262
configure wave -valuecolwidth 269
configure wave -justifyvalue right
configure wave -signalnamewidth 0
configure wave -snapdistance 10
configure wave -datasetprefix 0
configure wave -rowmargin 4
configure wave -childrowmargin 2
configure wave -gridoffset 0
configure wave -gridperiod 1
configure wave -griddelta 40
configure wave -timeline 0
configure wave -timelineunits ps
update
WaveRestoreZoom {0 ps} {252900 ps}