weixin_44017560的博客

目的：高精度的电容面积过大，且会导致DAC的建立时间较大，对采样开关和参考电压的驱动能力要求较高，因此需要分段处理。做法：桥接电容左右两个电容切换满足二进制的关系需要对Ca、K、Cp1、Cp2合理设计。①、一种16位1MS/s逐次逼近型SAR ADC中关键技术的研究与设计。注：Cp1为高段对地电容，Cp2低段对地电容。

比较器的稳定失调电压虽然不会对ADC的动态/静态性能造成影响，对ADC的缩小输入动态范围造成的影响也可通过后端(测试或者后处理)校准消去，但本文主要介绍通过前端电路技术如何消除比较器的失调电压，减少后端压力。失调电压消除技术主要分为输入失调存储和输出失调存储。

校准思想：利用CDAC上极板的电荷守恒，并通过特定的开关切换得到每一位电容失配引起的电压差，这种电压差在一定程度上代表了电容的失配，然后再通过一个更高精度的额外的CDAC去量化这个电压差，之后再通过特定的计算得到每一位电容在切换时需要额外补偿的电压，并通过数字码表征出来，然后在正常置位过程中，数字码通过切换额外的CDAC的开关去抵消失配电压差从而实现电容失配的自校准。以Vcm-Based开关切换测量为例，首次比较之后把CDAC上极板的误差电压抵消掉，接着进行下次比较，比较完之后。

嵌套格式Verilog代码基于Cadence进行数模混合