【计算机组成原理】存储系统（四）—— 高速缓冲存储器 Cache

最新推荐文章于 2025-02-19 21:33:10 发布
原创 最新推荐文章于 2025-02-19 21:33:10 发布 · 1.2k 阅读 · 3 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#缓存 #cache #计算机组成与原理

本文深入探讨了高速缓存Cache的工作原理，基于局部性原理优化程序执行。涉及Cache与主存映射、替换算法及一致性问题。通过实例和常见试题解析，全面解读Cache在存储系统中的关键作用。

【计算机组成原理】存储系统（四）—— 高速缓冲存储器 Cache

采用双端口RAM和多模块存储器提高存储器的工作速度，优化后速度与CPU差距依然很大。这时提出了 主存-Cache 的方式。

一、Cache的工作原理

基于局部性原理，把程序中正在使用的部分存放在一个高速的、容量教小的 Cache 中，使 CPU 的访存操作大多数针对 Cache 进行，从而大大提高程序的执行速度。

  • 局部性原理

空间局部性：在最近的未来要用到的信息(指令和数据)，很可能与现在正在使用的信息在存储空间上是邻近的。Eg：数组元素、顺序执行的指令代码。

时间局部性：在最近的未来要用到的信息，很可能是现在正在使用的信息。Eg：循环结构的指令代码。

在这里插入图片描述

性能分析

设 t c t_c tc​ 为访问一次Cache 所需时间， t m t_m tm

最低0.47元/天 解锁文章
【计算机组成原理】高速缓冲存储器
phoenixFlyzzz的博客
06-03 3269
Cache基本概念和原理、Cache和主存的映射关系、Cache替换算法、Cache写策略
Cache(高速缓冲存储器)
weixin_73483086的博客
11-13 1900
高速缓存位于主存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小，速度比主存 高得多，接近于CPU的速度，单位成本比内存高·Cache存储了频繁访问内存的数据。 1.Cache原理、命中率、失效率 使用Cache改善系统性能的主要依据是程序的局部性原理 (1)程序局部性原理 时间局部性 当前访问的指令，不久的将来可能还会访问空间局部性 当前访问了此条指令，有可能马上会访问它附近的指令 ()命中率 访问的指令能够在Cache中找到，称之为命中。单位时间内在Cache 中命中的数量与执
三、存储系统（五）高速缓冲存储器(Cache)
24考研人晴落的博客
11-11 2086
这一节是对多层次存储系统中的“Cache-主存”层次的笔记。Cache-主存层：主要解决CPU和主存速度不匹配的问题。之间的数据调动是由硬件自动完成的。 Cache常用SRAM（更快、更贵、集成度更低），内存常用DRAM（更慢、更便宜、集成度更高）。
计算机组成原理之机器：存储器之高速缓冲存储器
一个搬运知识的笨小孩
03-08 1557
简要了解cache
计算机组成原理（2）-cache高速缓存存储器
热门推荐
用来学习的地方
08-21 1万+
cache-高速缓存存储器 在主存与CPU之间插入一级或多级SRAM组成的高速缓存存储器。扩展cache有限，因为SRAM价格昂贵。 cache作用：为了解决CPU和主存之间速度不匹配而采用的一项重要技术。 cache特性：具有空间局部性以及时间局部性。 cache的组成：SRAM和控制逻辑。如果cache在CPU芯片外，它的控制逻辑一般和主存控制逻辑合成在一起，称主存/cache控制器。...
计算机组成原理学习笔记——高速缓冲存储器Cache
NGUP_LEE的博客
04-28 3304
文章目录1.0 概述1.1 为什么用Cache？1.2 Cache的工作原理1.3 Cache的基本结构1.4 Cache的读写操作1.5 Cache的改进2.0 Cache主存的地址映射3.0 替换算法 1.0 概述 1.1 为什么用Cache？ 我在前面总结存储器的时候有写到过出现Cache的背景， 1.2 Cache的工作原理 1.3 Cache的基本结构 1.4 Cache的读写操作 1...
第三章-存储系统（六）高速缓冲存储器(Cache)
2203_75970230的博客
09-23 1213
空间局部性：在最近的未来要用到的信息(指令和数据)，很可能与现在正在使用的信息在存储空间上是邻近的时间局部性：在最近的未来要用到的信息，很可能是现在正在使用的信息基于局部性原理，不难想到，可 以把CPU目前访问的地址“周围” 的部分数据放到Cache中（使下次访问的速度更快）设tc为访问一次Cache所需时间，tm为访问一次主存所需时间命中率H：CPU欲访问的信息已在Cache中的比率1.先访问Cache，若Cache未命中再访问主存Cache—主存系统的平均访问时间t为：2.同时访问Cache和主存，若C
计算机组成原理——存储系统
CairBin的博客
09-22 3085
按照上述层次结构，自下而上速度依次增快、容量相对依次渐小、造价越来越高昂。有的书上把计算机内部的磁盘统称为“辅存”，把U盘、光盘等成为外存。但是也有部分书籍将磁盘、U盘、光盘等统称为“辅村”或者“外存”。本文按照后者进行描述。我们平常安装的应用程序一般是放在辅存中的，辅存容量大，但是读写较慢。如果CPU直接访问辅存的话，那么CPU就会被辅存的速度拖累，因此CPU想要运行应用程序，需要将辅存中的程序与数据放到内存中去才行。主存中的数据被放到缓存中，CPU可以直接往缓存里写数据和读数据。
计算机组成原理———存储器精讲＜12＞高速缓冲存储器（１）
最新发布
2301_80303982的博客
02-19 997
命中率与cache的容量和块长有关，块不能太大也不能太小，块太大cache内的总块数就会变少，如果大的块中只有一部分信息对CPU有用就会浪费其他的空间，块也不能太小，否则存储信息过少还得从主存当中调取命中率也会降低，一般来讲cache的容量与命中率呈正相关。读操作上面已介绍过，下面来看写操作，读操作中cache与主存的信息是一致的，写操作可能会导致不一致。缓存共有C块，主存共有M块，主存块的数量大于缓存，且主存的容量也要远大于缓存，所以M远大于C，即主存中的块只有部分被缓存到了cache当中而不是全部。
计算机组成结构—高速缓冲存储器(Cache)
主要为C++知识点、Linux知识点，计算机组成结构笔记。
05-06 4810
基本想法就是使用速度更快但容量更小、价格更高的，用来存放经常用到的信息；这样一来，CPU 就可以直接与 Cache 交换数据，而不用访问主存了。这种方案之所以有效，是因为通过对大量典型程序分析发现，。这是由于指令和数据在内存中都是连续存放的，而且有些指令和数据会被多次调用（比如常用函数、循环代码段、数组和一些常数）；也就是说，指令和数据在主存中地址分布不是随机的，而是相对的簇聚。这使得 CPU 执行程序时，访存具有相对的局部性；这称为程序访问的。
计算机组成原理之高速缓冲存储器（Cache）
qq_43068854的博客
07-24 5445
概述 问题的提出 由上一篇计算机组成原理之主存储器中的存储器分层结构图可知，CPU（寄存器）和主存（DRAM）之间存在速度的差异，由于主存的速度很慢，在CPU访存时，就会出现CPU的“空等”现象，造成CPU资源的极大浪费。 为了解决这个问题，我们在CPU和主存之间加入了一级高速缓冲存储器Cache（SRAM），称为缓存。Cache的速度要高于主存，但容量比较小（价位比较高的原因） 要避免CPU的“空等”现象，这意味着CPU运行所需要的的大部分数据和指令都要在缓存中取到，不然还要频繁的访问主存，Cache就
计算机组成原理---高速缓冲存储器
Cv工程师的博客
07-28 1211
对于理解高速存储器首先要知道局部性原理，局部性原理分为时间局部性和空间局部性。分别是在未来要使用的信息可能是现在正在使用的信息，另一个是最近的未来要用的信息很可能是正在使用的信息在存储空间上是邻近的。 1.Cache工作的基本原理 cache一般位于存储器层次结构的顶层，通常由SRAM构成；由数据总线，地址总线和cpu连接，cache中保存主存中最活跃的若干副本。cpu发出读请求的时候，如果访存地址在cache中命中，就将其地址转化为cache的地址，否则的话还要取主存那...
计算机组成原理—高速缓冲存储器
qq_34784354的博客
03-13 271
建议将思维导图保存下来观看，或点击这里在线观看
计算机组成原理6----高速缓冲存储器Cache
大魔王
07-01 2160
Cache引用原因 cpu空等现象：IO设备与cpu都需要访问内存，IO设备优先级较高，速度较慢，因此cpu需要等待IO访问内存从而出现空等现象。将热点数据缓存在Cache中可以有效避免cpu空等现象，直接从缓存中访问数据； cpu和主存之间速度差异： 程序局部性原理： ...
高速缓冲存储器(Cache)
qq_51542797的博客
09-22 639
学习Cache时所记录的笔记。
高速缓冲存储器
m0_74762905的博客
04-01 433
任何时刻都有主存块处在缓存块中，CPU想访问主存某字时，有两种可能，一种是所需的字已在缓存中，直接访问cache（CPU与cache之间通常一次传输一个字），另一种是所需的字不在cache中，此时需将该字所在的主存整个字块一次调入cache中（cache与主存之间是字块传送），如果主存块已调入缓存块，则称该主存块与缓存块之间建立了对应关系，上述第一种情况为CPU访问cache。若未命中，一方面要访问主存，将该字传送给CPU，同时将该字所在的主存块装入cache，若cache已满，执行替换算法。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

何为xl

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值