QuartusⅡ+Modelsim:error loading design错误

最新推荐文章于 2025-06-08 16:44:42 发布
最新推荐文章于 2025-06-08 16:44:42 发布
阅读量2.5k 收藏 10
点赞数 4
CC 4.0 BY-SA版权
文章标签： 开发语言 fpga开发 人工智能 5G 程序人生
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_43824516/article/details/128873256
作者在学习Verilog编程时遇到Modelsim仿真错误，经过排查发现是缺少timescale定义导致。在主文件中添加`timescale1ns/1ns`后解决了问题，提醒读者遇到此类问题要仔细查看错误提示。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

最近在学习verilog编程

今天在做时延与门逻辑仿真时，Modelsim怎么也出不来仿真波形，一直显示错误

Error loading design

# Error: Error loading design

# Pausing macro execution

# MACRO ./time_delay_module_run_msim_rtl_verilog.do PAUSED at line 12

我上上下下检查了好多遍，也在网上查找了许多信息。

pass掉了许多问题以及解决方案。包括：

  1. 下载路径不能有任何的空格、中文、以及特殊字符。

  1. 没有导入错误的testbench文件。

  1. 模块名和文件名一致。

  1. 端口配置，参数数据没有问题。

最低0.47元/天 解锁文章

200万优质内容无限畅学
唐斐
关注
ModelSim联合仿真时出现# Error loading design # MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12
qq_44956862的博客
07-05 2万+
#Error loading design #Error: Error loading design #Pausing macro execution #MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12 quartus联合moselsim仿真时出现上述错误解决方案总结： 首先保证安装一定没问题，其他实例可以顺利编译。 1、检查模块名，参数名，参数端口（参数顺序，仿真文件中实例化参数端口设置等） 我的错误在于编译文件（可以成功编译）和仿真文
解决Quartus与modelsim联合仿真问题：# Error loading design解决，是tb文件中没加：`timescale 1ns/1ns
qq_21952195的博客
04-01 2625
解决：使用quartusII和modelsim联合仿真调用fifo完成。
quartus与modelsim联合仿真时出现错误# Error: Error loading design #Pausing macro execution，一种解决思路
Joseph Wen的博客
03-29 1万+
最近在学习FPGA的时候，在使用quartus与modelsim联合仿真时总是出现错误# Error: Error loading design #Pausing macro execution，如下图： 在网上查看了许多的博客，都不能解决我的问题，一一排除既不是因为test bench的名字设置的与.vht文件的顶层实体名字不匹配的原因，也不是文件未被包含且未加入工程的原因。后来野火的客服告诉我可能是modelsim软件安装目录有问题，我就查看了一下软件安装目录： 安装目录没有中文或中文字符.
modelsim出现错误error loading design
cuff_link的博客
06-08 115
原来是原文件jifeiqi.v中定义的reset复位信号与testbench中定义的复位信号不一致（我写成了rst），将testbench中的rst改为reset后，再次仿真就通过了。我写了个计费器的程序，编译通过，却无法仿真testbench。在用modelsim进行仿真时，出现如标题错误。翻遍优快云，仍然无法解决。
quartusii&modelsim联合仿真错误error loading design情况①（自用 仅供参考）
KLAYALK的博客
09-15 1812
在两个没有例化对方的模块（其中有一个模块为顶层模块，假设为A.v，另一个为B.v）当中，若在测试文件tb中同时对两个模块例化时，modelsim开始仿真后会出现error loading design的情况，此时需要在quartusii中assignment-seething-simulation填加tb.v的地方同时添加B.v，才能顺利成功进行联合仿真。在ip核例化测试时，也需要在相应的文件下找到ip核生产的.v文件，并按上述加入simulation中，不然也会报出相同的错误。
”# Error loading design“
weixin_56247039的博客
10-30 5688
初学FPGA
Modelsim：# Error loading design
weixin_45544855的博客
03-23 1万+
第一次使用Modelsim进行仿真，在元件文件和testbench文件都编译通过的情况下出现了，点击Simulate出现以下错误： **# Error loading design** 根据优快云其它前辈的经验需要进行如下检查： 1.检查文件是否未被包含且未加入工程。 2.检查设计文件的端口声明与实例化时的端口是否一致。 3.检查设计文件的模块名是否与实例化时的模块名一致。 4.检查未在顶层文件中修改的端口是否为wire（被这个坑了两周）。 5.仿真代码中的stop前面记得写$. 检查后果然发现问题，改正
modelsim显示error loading design
最新发布
07-02
当 ModelSim 出现 "Error loading design" 错误时，表明仿真器无法正确加载您的设计文件。以下是系统化的排查和解决方案： #### 1. **检查代码语法问题** - **编译顺序错误**：确保先编译底层模块再编译顶层模块 ...
# Error loading design # Error: Error loading design # Pausing macro execution # MACRO ./FIFO_run_msim_rtl_verilog.do PAUSED at line 12
03-17
好的，我现在需要解决用户在Quartus II和ModelSim联合仿真时遇到的错误：“Error loading design in FIFO_run_msim_rtl_verilog.do macro paused at line 12”。首先，我要分析这个问题可能的原因，并给出解决方案。...
Quartus，Modelsim仿真报错：Error: Error loading design # Pausing macro execution
KaiNobady的博客
05-10 3439
在出波形图时，发现了这个问题，找了很多解决方案，都不是我想要的，但看了好多解决方案，都是不匹配的问题，很好解决： 在setting→General里，找到Top-level entity，将它改成你的test beaches要加的文件名 用哪个例程文件，就写哪个名字 就ok咯 ...
# Error loading design
weixin_43011556的博客
08-18 3004
如果之前你的modelsim运行没有问题的话，说明软件没有问题，那么请从下面的角度解决： 1.是否正确的例画模块 2.模块例化的时候信号是否一致（例如位宽）
Modelsim 错误之 Error loading design
热门推荐
qq_37960317的博客
07-01 2万+
使用modelsim仿真时，基本上都会遇到过error loading design 的问题，网上也有很多关于相关问题的解答，基本上可以覆盖最常见的原因，比如端口不匹配，没有例化模块等等。但是最近在使用Libero的modelsim进行后仿真时，发现前仿真没有error，但是后仿真时出现了error loading design的问题，甚是奇怪，可以排除最常见的原因，但又无法确定原因在哪！ 最后在检查报错的第一行蓝色字体时，发现了命令行加载的路径中存在了一个空格，果断把该文件夹中的空格删除（有可能是在创建文
quartus与modelsim联合仿真时出现错误# Error: Error loading design #Pausing macro execution，且无波形，如何解决
weixin_42279450的博客
12-23 1万+
quartus与modelsim联合仿真时出现错误# Error: Error loading design #Pausing macro execution，且无波形，如何解决
Quartus II 13.0仿真波形出现Error loading design 报错
m0_73939837的博客
03-04 746
Quartus II 13.0仿真波形出现Error loading design 报错
PDS联合Modelsim仿真报错(Error loading design) line6报错 -novopt已禁用 （全网最详细！！！！！）
weixin_74058783的博客
04-28 2428
发现这个文档是Pango自动生成的，也就是说每一次我们点击"Run Behavior Simulation"的时候，PDS都会自动生成一次这个./run_behav_simulate.tcl文件，所以就算我们这一次把这个文件修改了，我点击"Run Behavior Simulation"想让它再跑一次正确的仿真，它此时又重新生成了这个带有-novopt的错误tcl文件，仿真依旧不能成功。问题真的是出在这里，那我们修改这个./run_behav_simulate.tcl文件就好了，但事实并非如此！
Quartus，Modelsim仿真报错：Error: Error loading design # Pausing macro execution 解决方法
m0_48976043的博客
11-07 7014
modelsim仿真问题解决
Vivado 与 ModelSim 联合仿真时出现 Error loading design 情况
weixin_56838558的博客
08-03 1662
【问题分析】程序的端口列表里面定义的输出端口 po_data 直接与 RAM的IP核例化输出端口直接相连，导致出现这个问题；【出现问题】Vivado 与 ModelSim 联合仿真时出现 # Error loading design；2、将RAM的IP核的输出端口与rd_data相连接——>.doutb(rd_data)；3、再将中间接口rd_data与输出端口po_data相连接；【问题背景】控制IP核对RAM进行读写操作；1、定义一个新的中间接口 rd_data；
modelsim运行仿真显示# Error loading design
error
04-13 9572
在使用modelsim时有遇到过这样的问题，明明每一个设计文件都编译通过，但是还是出现这样一句话： #error loading design，没有任何提示。 这时候，你可能需要做以下的事： 1.检查文件是否未被包含且未加入工程。 2.检查设计文件的端口声明与实例化时的端口是否一致。 3.检查设计文件的模块名是否与实例化时的模块名一致。 4.检查未在顶层文件中修改的端口是否为wire（被这个坑了两周）。 5.仿真代码中的stop前面没有写$，记得要写. ...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值