【OrCAD Capture】ERROR [ORNET-1017] _ “Unconnected pin, no FLOAT property ...“

已于 2024-03-19 11:17:29 修改
阅读量1.2k 收藏 8
点赞数 9
CC 4.0 BY-SA版权
分类专栏： OrCAD Capture 文章标签： 硬件工程
于 2024-03-14 15:21:11 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_43676546/article/details/136711704
本文讲述了在使用PSpice对TPS7A4901芯片进行仿真时遇到的ORNET-1017错误，原因在于PWPD、NC和DNC管脚未连接且设置了NoConnect标志。解决方法是进入元件属性编辑器，将这些管脚的Float属性改为UniqueNet。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

对TPS7A4901芯片进行PSpice仿真时，出现如下错误：
在这里插入图片描述
由图可见，对应为TPS7A4901的PWPD，NC和DNC管脚；而在绘制原理图时，这三个管脚都放置了No Connect的标志…
具体的解决办法参考：ERROR [ORNET-1017] _ “Unconnected pin, no FLOAT property …”
进入元器件的【Property Editor】，修改上述三个管脚的【Float】属性为UniqueNet.
在这里插入图片描述

康
关注
专栏目录
Cadence Allegro 导出Unconnected Pins Report报告详解
fydar的博客
04-09 1019
本文简单介绍什么是Unconnected Pins Report，以及该报告作用和导出方法。
PCB Design Rules﹣Un-Connected Pin
weixin_45391118的博客
03-21 1820
PCB Design Rules﹣Un-Connected Pin（PCB设计规则﹣未连接引脚）是Altium Designer18中“PCB Design Rules”对话框第一项功能Electrical电气的第四个页面，如下图所示。 Summary摘要 此规则检测没有分配网络且没有连接走线的引脚。 所有设计规则都是在“PCB Rules and Constraints Edi...
Find an Unconnected Pin on a Filter
冷月醉雪的博客
03-26 672
    在典型的DirectShow图形构建场景中，您需要一个与特定引脚方向（输入或输出）匹配的未连接引脚。 例如，当连接两个滤波器时，可以将一个滤波器的输出引脚连接到另一个滤波器的输入引脚。 在连接它们之前，两个引脚必须断开。    首先，我们需要一个测试引脚是否连接到另一个引脚的函数。 该函数调用IPin :: ConnectedTo方法来测试引脚是否连接到另一个引脚。 // Query...
Unknown Pin暴力解决法
最新发布
weixin_45632806的博客
04-14 185
好了可以怀疑是AD脑子卡了，直接工具栏设计（D）——>网络表——>清除全部网络。前提：检查原理图、原理图库，封装，引脚都没问题。
lattice unconnected pin, preventing the optimization during synthesis
beetleinv的博客
10-15 1023
What is the procedure to prevent unused IO logic from getting optimized out during Synthesis and MAP in Lattice Diamond, while using GUI or Active-HDL batch mode? Lattice Diamond tool prevents unused, unconnected IO logic from getting generated, but someti
OrCAD16.6 使用Pspice进行仿真时报错 Model xxx used by xxx is undefined
yang_zm的博客
10-15 2109
1、报错详情2、解决流程。
最全orcad-capture-cis-本地元器件库配置.docx
11-17
### 最全OrCAD Capture CIS本地元器件库配置详解 #### 一、概述 OrCAD Capture CIS 是 Cadence 公司开发的一款专用于电子设计自动化 (EDA) 的软件工具，主要用于原理图输入、元器件库管理和设计规则检查等功能。在...
OrCAD-Capture-17.2-CV190905.7z
04-21
OrCAD-Capture-17.2-CV190905.7z more sizes more features
OrCAD 17.2 Lite
10-05
它包含了多个关键组件，如OrCAD Capture、OrCAD CIS、PSpice A/D以及PSpice AA，这些工具共同构成了一个全面的电路设计与仿真平台。 OrCAD Capture是OrCAD的核心部分，用于电路原理图的设计。用户可以通过直观的...
Orcad_Capture_CIS_9_实用教程.pdf
10-13
Orcad_Capture_CIS_9_实用教程.pdf
OrCAD Capture User Guide_Product Version 16.6-2015.pdf
11-22
《OrCAD Capture 用户指南 - 产品版本 16.6-2015》是一本由Cadence Design Systems, Inc.编写的官方设计指导手册，涵盖OrCAD Capture软件的使用和操作。该软件是一款广泛应用于电子设计自动化（EDA）领域的电路设计...
altium designer中unknow pin等的解决办法
01-08
altium designer中unknow pin等的解决办法
关于Cadence22.1仿真时出现ERROR(ORCAP-15052)错误解决方式
qq_45802546的博客
05-16 5627
ORCAP-15052报错解决方式
Orcad Capture CIS报错“Pin x in template not found on xx”
2203_75914113的博客
07-02 886
Orcad Capture CIS报错“Pin x in template not found on xx”，出现绿色圆圈。
[cpu]cpu unused pin应该怎样从硬件和软件上处理
anxuan3201的博客
05-24 335
Micro Community 1. This is a common question with lots of replies and lots of opinions. Preferred option. Tie pins to ground or "high" through 5k to 20k resistors. Option to avoid: Don'...
candence出现no connect property onpin,,,,错误，该怎么办？
weixin_45547778的博客
11-16 680
原因是上面有引脚添加了 属性no connect，但依然连接了网络，这个时候需要把线剪切，然后看到引脚上有个X,工具栏＂place >no connect "X。再连上线，再生成网标的时候，
oracle数据库连接失败1017,升级12C注意事项： 连接失败 ORA-28040 ORA-1017
weixin_33544518的博客
04-07 2152
当数据库升级到12c后，有些功能的改变可能影响到原应用的可用性，如数据库升级12c后原来的10G或更老的客户端或10g或更老的JDBC 驱动连接数据库时失败，因为安全认证协议不符合，导致ORA-28040错误的发生，提示下面的错误信息：ORA-28040: No matching authentication protocol errorORA-03134: Connections to this...
Altium Designer 在设计PCB的时候出现 unknownpin的解决方法
q1776588085的博客
12-17 9099
原理图生成pcb的时候遇到元件找不到管脚的问题，但自己明明已经画好了元件和封装，重新把原理图画了几遍都没有将问题解决
AD软件解决unknown pin问题
热门推荐
m0_63879487的博客
12-06 1万+
关于在AD软件中将原理图导入PCB出现unknown pin的问题 解决办法：在PCB中设计->网络表->清楚全部网络。即可导入成功。点击上面的清除所有网络是不管用的。
vivado中，综合时出现严重警告：BlackBox module sgmii_gmii has unconnected pin rxn怎么解决
03-20
<think>嗯，用户在使用Vivado进行综合时遇到了一个严重警告：“BlackBox module sgmii_gmii has unconnected pin rxn”。我需要帮他们解决这个问题。首先，我得理解这个警告的含义。BlackBox模块通常指的是用户自定义的模块，Vivado在综合时无法找到其内部实现，因此需要确保所有端口都正确连接。出现未连接的引脚rxn，说明这个模块的某个输入或输出没有被正确连接到顶层模块或者其他模块。 接下来，我应该分步骤引导用户解决问题。首先，检查模块实例化是否正确，确认sgmii_gmii模块的每个端口是否在实例化时都有对应的连接。尤其是rxn这个引脚，可能在实例化时被遗漏或者拼写错误。用户需要核对模块的端口列表，确保实例化时的端口名称和顺序完全一致。 然后，考虑是否需要悬空处理。有些情况下，某些引脚可能确实不需要连接，比如未使用的输入端口。这时候，用户应该明确地将这些引脚连接到适当的逻辑电平，比如接地（GND）或接电源（VCC），而不是让它们悬空。特别是在高速接口如SGMII中，未连接的输入引脚可能导致不可预知的行为，所以悬空是不安全的。 如果用户确定rxn引脚不需要连接，可以在实例化时显式地将其连接到open，或者在Verilog中使用.nc()，VHDL中使用open来标记未连接的端口。不过，这需要确认该引脚是否允许悬空，最好参考模块的文档或数据手册。 另外，用户可能需要检查IP核的配置。如果sgmii_gmii是来自IP核生成器生成的模块，可能是在配置IP时漏掉了某些选项，导致生成了未连接的端口。重新生成IP核并仔细检查配置，确保所有必要的端口都被正确启用和连接。 还有可能的问题是约束文件的错误。比如，rxn可能是一个物理引脚，但未在约束文件中分配，导致综合工具认为其未连接。检查XDC文件，确认所有必要的引脚约束都已正确设置，特别是与SGMII接口相关的差分信号对。 如果用户已经尝试了以上步骤但问题依旧，可能需要深入分析信号用途。查阅sgmii_gmii模块的文档，确认rxn引脚的功能。例如，rxn可能属于SGMII的差分接收对（RXN/RXP），这类信号必须正确连接到FPGA的收发器引脚，并正确约束差分对属性。如果这部分连接不正确，会导致功能异常。 最后，建议用户采用系统化的调试方法，比如在Vivado中使用Elaborated Design功能检查连接情况，或者通过Tcl命令验证端口连接状态。如果问题复杂，可能需要联系Xilinx技术支持，提供详细的工程信息和重现步骤。 总结来说，解决这个警告需要从实例化检查、悬空处理、IP配置、约束文件等多个方面入手，确保所有端口正确连接，必要时参考文档或寻求进一步帮助。</think>在Vivado中出现 `BlackBox module ... has unconnected pin` 警告时，通常是因为模块实例化时存在未连接的端口。以下是分步解决方案： --- ### **1. 理解警告本质** - **黑盒模块（BlackBox）**：指模块声明了端口但未提供具体实现（例如IP核未正确生成或外部引用模块）。 - **未连接引脚（rxn）**：模块 `sgmii_gmii` 的 `rxn` 端口未被连接到任何信号或逻辑。 --- ### **2. 检查模块实例化** #### 步骤： 1. 在代码中搜索 `sgmii_gmii` 的实例化位置。 2. 核对端口列表是否与模块声明完全一致。 ```verilog // 错误示例（rxn未连接） sgmii_gmii inst_sgmii ( .txn(txn_signal), .rxp(rxp_signal), // rxn 缺失 ); // 正确示例（显式标记未连接） sgmii_gmii inst_sgmii ( .txn(txn_signal), .rxp(rxp_signal), .rxn() // 显式留空或连接至逻辑电平 ); ``` --- ### **3. 处理未连接引脚** #### 根据引脚类型选择方案： - **输入引脚（Input）**：必须连接确定电平（避免悬空）： ```verilog .rxn(1'b0) // 接地 或 .rxn(1'b1) // 接电源 ``` - **输出引脚（Output）**：可悬空但需显式标记： ```verilog .rxn() // 输出悬空 ``` --- ### **4. 检查IP核配置** 若 `sgmii_gmii` 是IP核： 1. 重新生成IP核，检查配置界面中 `rxn` 相关选项。 2. 确认IP核是否勾选了所有必要功能（例如SGMII的差分信号对需成对配置）。 --- ### **5. 验证约束文件（XDC）** - 若 `rxn` 是物理引脚（如LVDS差分对）： 1. 检查约束文件是否正确定义了引脚位置和电平标准。 2. 确保差分对 `rxn/rxp` 被约束为差分对： ```tcl set_property PACKAGE_PIN AA1 [get_ports rxn] set_property DIFF_TERM TRUE [get_ports rxn] ``` --- ### **6. 特殊场景：SGMII接口要求** - **差分信号对**：SGMII的 `rxn/rxp` 属于高速差分接收信号，必须： 1. 连接到FPGA的 **GT收发器** 专用引脚。 2. 在约束文件中设置正确的差分属性（如 `DIFF_TERM`）。 3. 检查PCB设计是否实际连接了该差分对。 --- ### **7. 调试工具辅助** - **Elaborated Design**：在Vivado中运行 `Open Elaborated Design`，查看 `sgmii_gmii` 实例的端口连接状态。 - **Tcl命令**：通过以下命令检查端口连接性： ```tcl report_property [get_cells inst_sgmii] ``` --- ### **总结步骤** 1. 检查实例化代码的端口连接完整性。 2. 根据引脚方向连接确定电平或显式悬空。 3. 重新生成IP核并验证配置。 4. 核对约束文件中差分对的物理连接。 5. 使用Vivado调试工具验证信号路径。 若仍无法解决，建议提供模块声明代码和约束文件片段以进一步分析。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值