FPGA verilog入门

最新推荐文章于 2025-03-10 11:02:01 发布
最新推荐文章于 2025-03-10 11:02:01 发布
阅读量1.8k 收藏 14
点赞数 1
分类专栏： fpga 文章标签： fpga verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_43506155/article/details/118146359
版权
本文档介绍了如何使用QuartusII13.0和ModelSim进行Verilog FPGA设计的仿真流程。作者从新建工程、编写Verilog代码（包括LED点灯模块）到设置仿真波形，详细阐述了每个步骤，并展示了成功的仿真结果。通过这个过程，作者学习了FPGA设计的基础知识。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

系列文章目录

使用modelsim进行Verilog仿真（包含testbench编写）

文章目录


前言

准备升学，之前所从事的大多为毫米波雷达硬件电路设计、电源和基带电路设计，较少涉及DSP和FPGA方面的东西，由于需要，现在开始慢慢学习FPGA和DSP，后面可能还会使用STM32H750做一些数字信号处理方面的学习研究。

提示：以下是本篇文章正文内容，下面案例可供参考

一、使用开发环境

开发环境为Quartus II 13.0，之前有一丢丢VHDL的基础，但是比较渣。使用的开发板为老款黑金AX301，芯片型号为EP4CE6F17C8N；以及一个USB-Blaster。
在这里插入图片描述

那啥软件的破解就不多解释了，网上解决方案巨多。

二、工程建立

1.新建工程

第一次打开会自动弹出这么一个东西
在这里插入图片描述
点击Create a New Project，或者在界面中以File->New Project Wizard进行，在introduction中直接点击next，然后进行到第二部选择路径和顶层实体，这就自己选个路径就好了，在Add File这一步可以选择添加自己的文件，忽略也行，通常情况下，新手是不需要或者没有自己的文件的，直接next就好。然后就是选器件，在Family中选择自己的芯片family，大概过滤一下，然后在available devices中选择用到的芯片，再next。
在这里插入图片描述
在EDA tools 设置中，可以直接略过，在后面我会尽量尝试使用quartus和modelsim联合仿真。Finish。

2.添加文件

直接new一个，弹出一个对话框，选择文件类型，由于使用的是Verilog，所以选择Verilog HDL file。
HDL是硬件描述语言的缩写，Verilog可以理解为将硬件电路模块用代码进行描述，告诉编译系统我这个电路或者模块是要实现什么样的功能，我的输入输出管脚对应的是哪个管脚，剩下的事情就交给编译器去完成了。
由于是入门嘛，所以还是先从点灯入手。在新建的.v文件中对LED的行为进行描述，命名模块为led0_module，然后将这个文件保存为led0_module.v，重要事情说三遍，文件名和模块名要保持一致࿰

最低0.47元/天 解锁文章
FPGA快速入门— Verilog快速入门
AccFPGA的博客
04-25 3428
Verilog HDL（Hardware Description Language）是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言，具有灵活性高、易学易用等特点。 Verilog HDL可以在较短的时间内学习和掌握，目前已经在FPGA开发/IC设计领域占据绝对的领导地位。 简单的编程案例 为快速入门Verilog语言，先从简单的编程案例开始。以LED流水灯程序为例来给大家展示Veri...
FPGA入门Verilog语言基础
weixin_43392676的博客
10-03 449
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 欢迎使用Markdown编辑器 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mar
FPGA 学习系列（8）：Verilog 多模块设计与层次化结构
最新发布
Azperk的博客
03-10 864
多模块设计是将一个复杂的系统分解为多个较小的模块，每个模块实现特定的功能，然后通过模块间的接口进行连接。提高可读性：每个模块的功能明确，代码易于理解。便于调试：单独测试每个模块，提高了故障定位的效率。增强可重用性：模块可以在不同的设计中复用。易于维护：修改某一模块时，其他模块通常不需要改动。在 Verilog 中，每个模块都有独立的输入、输出和内部逻辑。以下是一个简单的例子，展示如何设计一个包含两个模块的系统：一个加法器模块和一个主控制模块。本文介绍了Verilog 多模块设计。
FPGA verilog
08-07
FPGA 电子琴 Verilog代码 资源：单按键，蜂鸣器 按一下 音调会改变一次 1 2 3 4 5 6 7循环
FPGA学习——Verilog
weixin_53881515的博客
03-17 4229
综合和仿真 1、Verilog描述出硬件功能后需要使用综合器对其代码进行解释并将代码转化为实际电路表示，也称为网表，该过程通过综合器完成。（Quartus、ISE、VIVADO） 2、仿真 在综合前先对代码进行仿真测试，最后在将程序烧写进FPGA。Verilog可以描述电路，也可以用于测试。大部分是用于仿真测试。 可综合设计 Verilog是描述硬件电路的，建立在硬件电路的基础上，有些语法结构是以仿真测试为目的，不能与实际硬件电路对应起来。使用这些语法的时候，将一个语法描述的程序映射成实际硬件电路
FPGA——Verilog语法基础
Morzart的博客
01-27 1938
硬件描述语言（Hardware Description Language），简称为HDL，HDL是一种电子系统硬件行为描述结构描述数据流描述的语言, 用它可以表示逻辑电路图逻辑表达式复杂数字逻辑系统的逻辑功能，并且可以从顶层到底层逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（Electronics Design Automation，EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去再用。
FPGA Verilog 入门 作业 安路EG4X20BG256四位二进制数码管倒计时
10-27
Verilog是一种硬件描述语言（HDL），常用于编写FPGA的程序代码。入门级作业通常要求设计者理解基本的编程概念并应用于实际的硬件设计中。本作业内容涉及到的是如何使用Verilog语言来控制安路公司的EG4X20BG256型四位...
FPGA verilog入门案例笔记一
weixin_66634995的博客
06-03 1172
Verilog 是一种功能强大的硬件描述语言，支持从简单的逻辑门到复杂的数字系统的建模。通过掌握其基本语法和用法案例，我们可以使用 Verilog 来设计和模拟各种数字电路和系统。希望本文提供的内容能帮助你更好地理解和使用 Verilog。
XILINX 7系列FPGA Verilog入门教程
"基于XILINX 7系列FPGA的基础入门教程，涵盖了Verilog语法、VIVADO软件的使用、仿真及逻辑分析仪操作，旨在帮助初学者快速掌握FPGA编程与VIVADO工具，为后续深入学习打下基础。教程还包含实际实验如流水灯、按键和...
【从零开始走进FPGA】路在何方——Verilog快速入门
08-12
"FPGA快速入门：Verilog语言基础" 本资源摘要信息将为读者提供FPGA快速入门的Verilog语言基础知识，涵盖HDL简介、Verilog和VHDL的区别、学习HDL的方法等方面的内容。 一、HDL简介 HDL全称为Hardware Description ...
【FPGA基础篇】Verilog语法基础
fpga_gcs的博客
11-04 1572
在FPGA设计里面，对于设计的方式一般有原理图设计方式和硬件描述语言编写等方式；刚开始许多工程师喜欢使用原理图设计，这种输入方式可以直观的看到电路结构并且快速理解，随着电路设计规模不断增加，逻辑电路设计也越来越复杂；原理图输入已经无法满足实际项目需求；这时Verilog就取代了原理图输入。目前，Verilog已经在FPGA开发/IC设计领域占据绝对的领导地位。
FPGA VERILOG
01-10
监督法会计法所的福建爱卡上方的啊 发分萨芬阿发沙发上 手法
verilog与FPGA
09-26
FPGA与verilog语言，简介了FPGA，verilog语言的基础入门
Verilog、FPGA
qq_42959171的博客
08-25 487
FPGA 中的比较器
FPGA知识框架（三）——Verilog语法
qq_57501271的博客
03-01 1243
进行组合逻辑描述时，敏感列表可以直接用。
FPGA之Verilog（一）
weixin_44281319的博客
01-25 194
组合逻辑&时序逻辑组合逻辑的实现时序逻辑的实现三级目录 组合逻辑的实现 ①always@（电平敏感列表） 模块中信号被定义成reg型，实际是wire型 ②assign描述的赋值语句 信号被定义成wire类型 时序逻辑的实现 ①always@（posedge clk） begin…end 时序逻辑always块中定义的reg型信号都会被综合成reg（寄存器） 三级目录 ...
FPGA——Verilog编程
quickefficient的博客
04-27 437
FPGA——Verilog编程一、Robei安装 一、Robei安装 从 Robei 官方网站上下载最新版 Robei 软件。新版本软件仅支持 64 位电脑。 解压，双击Robei-setup.exe 选择安装路径，点击Next 一路Next，最后Install
FPGA学习（一）——Verilog简介
m0_56145255的博客
06-13 2203
：工作在模拟信号下的电子电路 :工作在数字信号下的电子电路模拟信号在时间和数量上的变化都是“连续”的。 数字信号在时间和数量上的变化都是“离散”的。迄今为止，大多数的大规模和超大规模集成电路都属于数字电路。早期生产的数字集成电路逻辑功能都是的。 要想改变它的逻辑功能，就必须改变内部各单元之间的连接，而这种连接在集成电路制作过程中已经固定下来了。因此，允许用户自行修改内部连接的集成电路称为。 PLD内部的电路结构可以通过写入编程数据来设置；写入PLD的编程数据还可以擦除重写；。 ： 复杂可编程逻辑器件（Com
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值