- 博客(31)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 ATmega16晶振频率设置
AVR时钟选择内部/外部晶振内部/外部晶振ATmega16内置RC振荡电路，可以选择1MHz、2MHz、4MHz、8MHz的内部时钟源，也可以外接晶振。CKSEL3CKSEL2CKSEL1CKSEL0频率00011MHz00102MHz00114MHz01008MHz111112MHz(外部)外部晶振选择参考：熔丝位设置...
2022-02-09 15:37:34
2100
原创 硬件基础之STM32最小系统
STM32复位电路时钟电路SWD下载电路BOOT电路RTC时钟电源电路复位电路STM32为低电平复位，上电瞬间电流可视为交流，电容导通（充电过程，NRST为低电平，两个机械周期（24个震荡周期）后单片机复位。时钟电路8MHz：STM32系统时钟；32.768KHzz：RTC实时时钟源，因为2的15次方是32768，因此使用该时钟源15次分频后，得到频率刚好Hz。SWD下载电路SWD模式Jlink，三根线即可与目标板实现通讯，可下载程序、单步调试等功能。但是不能检测目标板电压、不能给目标板
2021-12-05 18:20:44
1457
原创 硬件基础之放大器
放大器基本放大电路运算放大器作比较器基本放大电路同相放大器电路与反相放大器电路不同在于它们的放大系数，一个为正，称为同相放大器电路，反之亦然。下面是基本电路图解：运算放大器作比较器以下电路中三个运放都是作为电压比较器，当负端电压>正端电压时，放大器输出低电平；当负端电压<正端电压时，放大器输出高电平。（芯片SD引脚为低电平时，工作正常）...
2021-11-10 20:28:09
563
原创 硬件基础之MOSFET
CMOS管导通基础知识注意：1️⃣对于N沟道MOS管，Vgs＞Vtn（大于阀值）2️⃣对于P沟道MOS管，Vgs＜Vtp（小于于阀值），Vtp为负值3️⃣MOS管的导通类似于PN结的反偏
2021-11-08 22:05:37
2597
原创 嵌入式硬件之电子电路
基础电路RC滤波电路按键滤波电路稳压二极管稳压电路有源与无源RC滤波电路按键滤波电路稳压二极管稳压电路有源与无源无源器件：只需输入信号，不需外加电源就能正常工作如：R、C、switch…有源器件：除输入信号外，必需有外加电源才可以正常工作如：BJT、MOS管、晶闸管、放大器…...
2021-07-24 16:56:07
369
原创 硬件基础之二极管
二极管选型与应用二极管功能及分类应用电路二极管之续流二极管功能及分类二极管为半导体器件，由N型半导体与P型半导体构成，它们相交的界面上形成PN结。特性：单向导电性，正极接高电位，负极接低电位时导通，反之截止！整流二极管：①对通过大电流或高电压进行整流，结构主要是平面接触型，特点是允许通过的电流比较大，反向击穿电压比较高，但PN结电容比较大，一般广泛应用于处理频率不高电路中；②应用：整流电路、嵌位电路、保护电路等；在使用中主要考虑最大整流电流和最高反向工作电压应大于实际工作值。开关二
2021-06-30 15:42:00
637
原创 硬件基础之磁珠
硬件基础之磁珠选型原理与功能特性曲线磁珠与电感知识小点原理与功能磁珠：一种阻抗随频率变化的电阻器，可以等效为下面模型：工作原理：通过阻抗吸收并发热的形式将不需要频段的能量耗散掉，从而滤除噪声。滤波：不同于电容和电感的是，磁珠在一定频带内能反射噪声（小于频率转换点），在一定频带内还能吸收噪声并转换为热能。低频下, 感应阻抗较低；随着频率增加，阻抗逐渐增大并逐渐显示出电阻功能；特性曲线磁珠的频率特性曲线图：上图中，黄线处为频率转换点，频率小于频率转换点，磁珠呈感性——反射噪声
2021-06-28 11:58:22
3176
原创 硬件基础之电感
硬件基础之电感选型电感的作用性能指标电感器等效模型电感的选型注意电感的作用通直流阻交流、通低频阻高频，可作为耦合元器件阻碍电流的变化(阻交流)，保持器件工作电流的稳定滤波(感抗：jwL,阻高频信号)电感器具有储能作用可构成各种滤波器、选频电路等，滤波效果优于电容注（感抗jwL)：用于高频电路的电感量相对较小，用于低频电路的电感量相对较大。性能指标品质因数：定义为电感存储能量与消耗能量的比值，即线圈的感抗 jwL与线圈直流内阻 R之比：电感值-频率特性图：阻抗-频率特性
2021-06-27 15:40:32
1844
1
原创 硬件基础之电容
电容的选型与应用电容作用电容性能参数特性命名方式电容作用储能，使器件工作电压保持稳定嗓声的重要泄放通路 (容抗：1/jωc ，功率高，阻抗大，滤除)实现交流耦合实现滤波，退耦描述：CAP CER 0.1UF 16V Y5V 0402（ 陶瓷电容 ~~~ 耐压 类型 封装）CAP TANT 1UF 10% 10V 1206（ 钽电容 ~~~ 误差 ）电容性能频率-阻抗、频率-容值图如下：在右图红线处，对于左图相同
2021-06-26 13:29:51
972
原创 硬件基础之电阻
电阻的选型与应用结构降额曲线电阻性能指标考量要点上下拉电阻结构在选型电阻时，其规格（引脚间距及长宽等参数）也是重要的设计要素，下图为电阻封装0402的结构上边描述中，SMD代表贴片封装，22K为阻值，1%为精度，1/16W为功率，0402就是封装。降额曲线电阻性能指标考量要点电阻的额定功率大于电阻在应用电路实际工作功率。一般按额定功率的70%降额设计选用。电阻在应用电路中实际工作电压小于最大工作电压。一般按最高工作电压的75%降额设计选用。电阻的精度，如下图降压稳压电路的A点，电阻的
2021-06-23 20:41:00
1264
原创 硬件基础之变频器&逆变器
变频器&逆变器工作原理基本概念直流产生方波正弦波产生原理正弦波产生之制作脉冲正弦波产生之滤波&平均基本概念逆变器：直流电（DC）转变为交流电（AC）变频器：目的是得到特定频率的交流电，即将输入的交流电转换为所需频率的交流电输出。 常见的交换形式为“交->直->交”，另外还有“交->交”。交流电的各种形式：交流电的重要特征使在一个周期内的运行平均值为零直流产生方波直流电（DC）转换为交流电（AC）的方法如下：#mermaid-svg-qqiLK8jhk9p
2021-04-12 13:50:30
3161
原创 硬件基础之晶闸管
晶体管&晶闸管双极结型晶体管BJT晶闸管三级目录双极结型晶体管BJT假设为NPN双极结型晶体管（BJT），集电极接电源正级，则C极和B极之间的PN结处于反向偏置状态，另一个PN结没有施加额外电源，没有处于偏置状态（无论如何外接一个电源，总有一个PN结处于反向偏置状态）再增加一个电源，B极接电源正极，B极和E极的PN结处于正向偏置状态，两PN结的偏置电流方向一致，BJT导通BJT总结：BJT（三极管）导通条件为“一个PN结处于正向偏置状态，另一个PN结处于反向偏置状态晶闸管晶闸管全称为晶
2021-04-10 18:07:10
2413
原创 硬件基础之BJT三极管（二）
三极管应用分析及耦合电容三极管电路分析分析方法典型三极管电路分析耦合&耦合电容三极管电路分析继续上一篇博客的内容，这一片博客讲解三极管电路的分析。三极管在没有信号输入时，三极管的直流工作状态称为静态，此时各极电流称为静态电流；三极管输入交流信号之后，它的工作电流称为动态工作电流，处于交流工作状态，即动态。分析方法三极管电路分析主要有两步：直流电路分析、交流电路分析。直流电路分析：（其中VCC为直流，U1、U2默认为交流）可以简化为：这样子，分析电路就会变得简单多了。交流
2021-04-07 16:20:48
2651
原创 硬件基础之BJT三极管（一）
电子基础&元器件三极管三极管定义图解三极管三极管分为NPN型和PNP型，三是一种控制电流的半导体器件，作用是把微弱信号放大成幅度值较大的电信号，也用作无触点开关。三极管定义N：Negative，负极P：Positive，正极NPN型三极管：由两块N型和一块P型半导体组成，P型半导体在中间，两块N型半导体在两侧；PNP型三极管：由2块P型半导体中间夹着1块N型半导体所组成的三极管，所以称为PNP型三极管。常用：硅NPN三极管、锗PNP三极管图解...
2021-04-06 13:23:33
1957
原创 深度学习（三）之python随记
cifar10模型理解概要1. FLAGS = tf.app.flags.FLAGS基本模型参数定义integer型flag定义string型flag2. log_device_placement3. if not var_data:4. DATA_URL.split('/')[-1]5. tarfile.open( ).extractall( )6. tf.Graph().as_default()7. tf.train.get_or_create_global_step()8. tf.cast(label
2021-04-04 02:31:07
245
原创 tensorflow更换版本
第一步将Anaconda卸载（根据后面效果，应该不用卸载应用都可以，将tensorflow卸载即可，卸载tensorflow命令格式：pip uninstall tensorflow==1.13.1 ）第二步安装tensorflow1.15，tensorflow1.13及以后的版本才支持3.7，之前的版本都不支持。命令：pip install tensorflow-cpu==1.15.0 -i https://pypi.douban.com/simple/tensorflow-cpu后缀cpu
2021-04-02 08:38:32
3947
原创 硬件基础之模电数电电路（二）
模电知识复习基尔霍夫定理的内容基尔霍夫定理应用基尔霍夫定理的内容基尔霍夫定律包括电流定律和电压定律：电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零若流出结点的电流取“+”号，则流入取“-”号支路与结点：支路组成每个二端元件称为一条支路支路的连接点称为结点二端元件为电阻、电容等，不包括电源基尔霍夫定理应用注意：KVL的±与回路绕行方向有关，回路从正极流入负极流出为正
2021-03-30 16:56:49
369
原创 硬件基础之模电数电电路（一）
硬件小知识概括Setup 和 Hold 时间概念：时序概括这个栏目的博客是博主的学习记录，每篇博客的面试题在两道左右，计划从概念/电路/时序等方面来剖析问题，夯实硬件基础。Setup 和 Hold 时间概念：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信号应提前时钟上升沿 (如上升沿有效)T 时间到达芯片，这个 T 就是建立时间通常所说的 SetupTim
2021-03-28 11:02:55
2394
1
原创 C语言（二）BMP图像 & 文本数据保存为图像
BMP图像数据处理像素值读取二级目录三级目录像素值读取对于一个".bmp"图片，获取其像素值的大小和个数.二级目录三级目录
2021-03-05 10:13:42
1830
2
原创 C语言（一）函数&语句 复习
C语言复习fflush()gets()extern自增、自减do-whileexit()fseek()fread()malloc()fflush()fflush(stdin)：刷新缓冲区,将缓冲区内的数据清空并丢弃fflush(stdout)：刷新缓冲区,将缓冲区内的数据输出到设备fflush()函数.gets()gets(str) 约等于 scanf("%s",&str) 会把读到的字符串写入数组，区别：scanf("%s",&str) ：读到空格便停止。gets(str
2021-03-04 23:31:52
208
2
原创 ZYNQ（四）HLS图像像素值提取
IP核接口重定义读写函数读写函数函数的定义：fopen(const wchar_t * restrict _Filename,const wchar_t *restrict _Mode) __MINGW_ATTRIB_DEPRECATED_SEC_WARN;例：fpb = fopen(“B.txt”, “r”);fwrite(const void * restrict _Str,size_t _Size,size_t _Count,FILE * restrict _File);#i
2021-02-21 08:30:29
1312
2
原创 ZYNQ（三）HLS数据转换
数据类型学习ap_[u]intap_[u]fixed数据变量转换（数据传递）二进制算术运算获取变量类型及其信息namespace与classap_[u]int上图第二、第三两条语句的功能都是赋值未-22。红框和绿框内的效果一致，其中（“0b101010",2）的0b表示二进制，2也表示二进制。ap_[u]fixedW：整个变量位数；I：整数部分位数； Q：量化模式，针对低位部分； O：溢出模式，针对高位部分数据变量转换（数据传递）二进制算术运算上图红框内为运算结果位宽获取变量类型
2021-02-16 23:28:44
1969
3
原创 FPGA之Verilog（一）
组合逻辑&时序逻辑组合逻辑的实现时序逻辑的实现三级目录组合逻辑的实现①always@（电平敏感列表）模块中信号被定义成reg型，实际是wire型②assign描述的赋值语句信号被定义成wire类型时序逻辑的实现①always@（posedge clk） begin…end时序逻辑always块中定义的reg型信号都会被综合成reg（寄存器）三级目录...
2021-01-25 22:29:17
224
1
原创 PYNQ（五）SD卡读写实验
SD卡读写txt文本实验FATFS文件系统函数参考f_lseek、f_open、f_write等函数的实验参考下面网站编写及理解//或者可以直接百度FatFshttp://elm-chan.org/fsw/ff/00index_e.htmlSDK main.c代码#include "xparameters.h"#include "xil_printf.h"#include "ff.h"#define FILE_NAME "PYNQ.txt"char str_wr[50] = "ww
2021-01-21 12:30:32
759
1
原创 PYNQ（三）HDMI学习&彩条
FPGA开发之彩条HDMI与DVI实验任务实验实现添加源文件和约束文件HDMI与DVIHDMI 向下兼容 DVI，最主要差别在于： DVI（数字视频接口）只能用来传输视频，而不能同时传输音频。DVI 和 HDMI 接口协议在物理层使用 TMDS（Transition Minimized Differential Signaling，最小化传输差分信号）标准传输音视频数据，TMDS 差分传输技术使用两个引脚（如下图“数据 2+”和“数据 2-”） 来传输一路信号，利用这两个引脚间的电压差的正负极性和大
2021-01-09 23:11:23
2770
4
原创 PYNQ（二）linux下读取U盘
PYNQ之U盘读取&显示启动Putty连接开发板挂载U盘启动Putty连接开发板按照上篇博客的方法打开Putty连接上开发板，U盘插入开发板// 获得超级用户权限，密码为登录jupyter notebook的默认密码// 查看U盘设备sudo fdisk -l 挂载U盘sudo mount /dev/sda4 /mnt出现错误mount: /mnt: unknown filesystem type ‘ntfs’.估计是U盘系统格式问题。...
2021-01-05 20:48:45
1002
原创 PYNQ(一）镜像烧录，上手测试USB摄像头及显示
PYNQ上手重新烧录镜像格式化SD卡烧录镜像Putty连接开发板测试摄像头&显示器重新烧录镜像格式化SD卡烧录PYNQ镜像前要对SD卡进行格式化，一般使用SDFormatter（树莓派也使用这个软件格式化）烧录镜像镜像烧录用Win32DiskImager，我使用的是V2.4版本Putty连接开发板使用该软件的目的是查看Ubuntu、python版本，实质上就是一个linux系统，可以更新系统，安装Keras/Tensorflow 等库文件，和在虚拟机下的操作相差无几，需要注意的是pu
2021-01-05 19:48:57
3159
原创 读书日记
FPGA读书日记（一）FPGA的结构逻辑单元FPGA的结构岛型FPGA由逻辑要素（逻辑块）、位于芯片四周的输入/输出要素（IO块）、布线要素（开关块、连接块、布线通道），以及存储块和乘法器等部分组成。逻辑单元基于查找表、触发器以及数据选择器（MUX)三部分组成，其中，查找表的性能对逻辑块功能起着决定性作用。实现逻辑函数的基础是查找表，K输入的查找表可以实现2k2^k2k2k2^k2k种函数，需要2k2^k2k个存储单元和2k2^k2k个MUX，这就说明查找表输入数增加的同时，配置的存储单元数量会随
2020-12-31 22:30:53
163
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人