
verilog_fpga
è¤è²çåºå
这个作者很懒,什么都没留下…
展开
-
乘法器和除法器
1.乘法器是移位相加的思想 (1)一个乘数右移并判断最后一位是否为1,一个左移,为1则加 2.n为除法器,a,b一般返回一个商和一个余数,步骤如下 (1)a高n位补零,低n位不变,temp_a (2)temp_a每次左移一位 (3)temp_a用高n位和b进行比较,若大于等于b,则temp_a[0]==1;高n位减去b; (4)循环n次 或者直接b的低位补零为temp_b,temp_a=temp_a-temp_b+1,补码操作即可 ...原创 2020-05-12 12:28:24 · 714 阅读 · 0 评论 -
verilog在写cordic函数时应当注意的点
verilog在写cordic函数时应当注意的点: 1.主要结构有三种: (1)串行接口(利用公式进行迭代),串行结构占用的资源最少, 这缘于对 CORDIC 处理单元的分时复用, 也正因此使得控制单元设计略显复杂, 时序控制较为烦琐, 系统处理速度较低 (2)并行结构(每次迭代利用单独的cordic处理单元),无须控制电路, 只需移位、 加减操作,同时资源量大大增加 (3)并行流水结构(对并行结...原创 2020-05-12 09:38:29 · 332 阅读 · 0 评论