【电源】如何减小DC-DC电源纹波

纹波是DC-DC开关电源中的重要性能指标,主要由BOOST电路中的电感量L和开关频率影响。增大电感量能降低电压纹波,但可能影响动态响应;提高开关频率也可减小纹波,但会增加开关损耗,降低电源效率。设计时需综合考虑这些因素以优化电路性能。

纹波是DCDC开关电源电路一个重要性能指标,如何减小纹波呢?本文将给你揭开纹波的真实面目。

纹波通常是指由于DC-DC开关所引起的,具有一定波动周期规律的电源波动,典型纹波波形如下图所示:

纹波的产生原因是多方面的,具体还需要从根本上进行分析,下文就以前面《DC-DC开关电源升降压原理分析》中提到的BOOST电路为例进行分析,BOOST电路简化结构如下图所示。

因为是要分析纹波,这里重点分析MOS管开通的状态,当PWM控制信号控制MOS管打开的一个周期里:

电感两端电压:VL=Vin;

电感电压电流关系:VL=L*(di/dt)

其中 di=△I,dt=D*T(D为PWM占空比,T为PWM周期,T=1/f);

则Vin=L*(△I/(D*T));

电感量L可表示为:

L=Vin*(D*T)/△I

=Vin*(1-Vin/Vout)*T/△I

=Vin*(1-Vin/Vout)/(△I*f)

由上式可变换推出:

△I=Vin*(1-Vin/Vout)/(L*f)

这里△I就是电流纹波,电流纹波△I与电压纹波△V之间的关系为:

△V=△I*RL=Vin*RL*(1-Vin/Vout)/(L*f)

由上式电压纹波的关系式可看出,当电感量L增大时,电压纹波减小,反之电压纹波增大;MOS管开关频率越高时,电压纹波减小,反之电压纹波增大。但是在实际电路设计中这两参数也不是越大越好,电感L过大会导致开关电路动态响应性能变差,最终导致开关电源工作异常;MOS管开关频率越高,电路开关损耗加大,电源效率会降低。所以电感L和开关频率f选取需要结合实际需求,综合考虑择优选取。

<think>我们正在讨论如何减小DCDC转换器中的纹波。之前已经介绍了一些通用方法,现在结合用户提供的DCDC相关引用和用户具体需求,重点针对DCDC电路给出解决方案。用户引用内容重点:[1]DCDC转换器分类和工作原理[2][3]PCB布局对DCDC性能的关键影响[4]DCDC纹波的组成(低频纹波+高频开关噪声)需要结合这些内容,并延续之前回答的结构(电源滤波、信号处理、系统设计三个层面),但特别强化DCDC特有的设计要点。关键策略:1.从输出滤波设计入手(LC参数优化)2.利用引用[2][3]强调PCB布局的核心作用3.针对引用[4]分析的纹波组成采取分频段处理具体措施:---###一、输出滤波优化(针对低频纹波)1.**LC滤波器参数计算**根据DCDC开关频率$f_{sw}$确定截止频率$f_c$:$$f_c=\frac{1}{2\pi\sqrt{LC}}< \frac{f_{sw}}{10}$$电感量$L$通常取1μH~10μH,输出电容$C_{out}$按纹波电流要求选择:$$\DeltaI_{L}=\frac{V_{in}-V_{out}}{L}\cdot\frac{V_{out}}{V_{in}}\cdot\frac{1}{f_{sw}}$$$$C_{out}>\frac{\DeltaI_{L}}{8f_{sw}\cdot\DeltaV_{ripple}}$$其中$\DeltaV_{ripple}$为允许的纹波电压峰峰值[^4]。2.**电容材质组合**-陶瓷电容(10μF):提供低ESR(<10mΩ)过滤高频噪声-电解电容(100μF):补充低频储能,注意选择低ESR型[^1]###二、开关噪声抑制(针对高频尖峰)1.**缓冲电路设计**在开关管两端添加RC缓冲器吸收电压尖峰:$$R_{snub}\approx\sqrt{\frac{L_{par}}{C_{par}}},\quadC_{snub}>\frac{I_p^2\cdotL_{par}}{V_{ring}^2}$$$L_{par}$为寄生电感,$V_{ring}$需控制在线路过冲电压的50%以内[^4]。2.**门极电阻调整**增加MOSFET门极电阻$R_g$(2-10Ω)减缓开关速度,降低$dv/dt$:$$P_{drive}\proptoC_{iss}V^2f_{sw}$$需权衡开关损耗与噪声抑制[^2]。###三、PCB布局关键要点1.**电流环路最小化**-输入电容Cin、MOSFET、二极管/同步整流管形成的环路面积需小于30mm²-使用地平面替代地线走线[^3]2.**敏感路径隔离**-反馈信号通过Kelvin连接远离开关节点-电压采样点直接连接输出电容两极(非电感端)[^2]###四、拓扑结构选择对噪声敏感应用优先选择:-**多相Buck电路**:相位交错降低等效纹波频率-**有源钳位正激**:变压器隔离减少开关噪声传导**验证方法**:示波器测量时使用20MHz带宽限制,接地弹簧探头接触输出端[^4]。---§§相关问题§§1.如何计算DCDC电路中输出电感的饱和电流?2.同步整流和二极管整流的纹波表现有何差异?3.PCB布局中如何正确处理散热与电流环路的关系?</think> ### 如何减小DCDC转换器中的纹波(电路设计+元件选择) --- #### 一、优化输出滤波电路(核心措施) 1. **LC滤波器参数设计** - 降低截止频率至开关频率$f_{sw}$的1/10以下: $$ f_c = \frac{1}{2\pi \sqrt{L C_{out}}} < \frac{f_{sw}}{10} $$ 其中$L$增大可抑制瞬态电流变化,$C_{out}$增大可平滑输出电压[^4]。 - **示例值**: 当$f_{sw}=500kHz$时,取$L=4.7\mu H$,$C_{out}=2\times22\mu F$(陶瓷电容并联) 2. **电容选型策略** | 电容类型 | 作用频段 | 关键特性 | 建议布局位置 | |---------------|--------------|----------------------|-------------------| | 陶瓷电容(X7R) | >1MHz高频噪声 | 低ESR(<5mΩ) | 靠近开关MOSFET | | 钽聚合物电容 | 10k~1MHz | 中等ESR防振荡 | 输出滤波主电容 | | 电解电容 | <10kHz低频 | 高容量弥补储能 | 电源输出端口 | 需**并联不同材质电容**覆盖全频段(如10μF陶瓷+100μF钽聚合物)[^1]。 --- #### 二、抑制开关噪声(PCB布局关键) 1. **电流环路最小化** - 遵循“开关回路面积<30mm²”原则(红色路径): ![Buck电路电流路径](https://www.rohm.com/sites/default/files/a_img/faq/what-is-a-buck-converter/buck-current-flow.png) 输入电容→高侧MOSFET→电感→输出电容需紧凑布局[^2][^3]。 - **关键验证**:用磁场探头检测环路辐射,目标<30dBμV@100MHz。 2. **敏感信号隔离** - 反馈走线远离开关节点,采用"Kelvin连接"直接接输出电容引脚 - 地平面分割:功率地(PGND)与信号地(SGND)单点连接 --- #### 三、主动抑制技术 1. **纹波补偿电路** ```plaintext ┌───电阻分压───▶ 误差放大器 ───┐ Vout ──┬───R1───┬──┤ ├─▶ 补偿网络 ──▶ PWM控制器 │ └─C1│ │ └─注入端◄─反相放大器─◄纹波采样─┘ ``` 注入反相纹波抵消原纹波,可使纹波降低10-20dB[^4]。 2. **多相交错技术** 双相Buck电路相位差180°,纹波频率倍增且幅值减半: $$ \Delta I_L^{total} = \sqrt{2} \cdot \frac{V_{in}-V_{out}}{2L} \cdot \frac{V_{out}}{V_{in}} \cdot \frac{1}{f_{sw}} $$ --- #### 四、关键元件选型指南 1. **功率电感选择** - 饱和电流 > 1.2倍最大负载电流 - 优先选闭合磁路结构(如一体成型电感)降低EMI 2. **开关管优化** - 同步整流MOSFET替代二极管:降低导通压降从0.7V→0.1V - 栅极电阻$R_g$优化:增大$R_g$可减小$dv/dt$(典型值2-10Ω),需平衡开关损耗 > **验证标准**:示波器测量纹波时需开启20MHz带宽限制,探头接地环<1cm,纹波峰峰值<输出电压的0.5%[^4]。 ---
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值