ZYNQ-7000概述

已于 2022-10-21 21:46:51 修改
阅读量3.1w 收藏 293
点赞数 59
分类专栏： ZYNQ 文章标签： ZYNQ Xilinx SOC 架构 PL
于 2021-03-18 22:43:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_42837669/article/details/114992927
版权

摘要

Xilinx推出的ZYNQ-7000被称为全可编程片上系统（SOC），它由FPGA与ARM组合构成，硬件可编程，软件也可编程，在众多应用场合有一定优势。本文根据Xilinx官网的介绍并结合ZYNQ-7000的多份数据手册总结了此产品的一些基本信息，包括产品简介、资源概览、速度等级、温度等级、命名规则、架构概览等，为大家入门ZYNQ提供帮助。

关键词：ZYNQ；SOC；PL；PS；片上系统

一. SOC简介

参考：Xilinx自适应SOC简介

SOC：System On Chip，也称为All Programmable SOC，称为全可编程片上系统.。.

Xilinx的SOC有4个系列：

  • ZYNQ-7000，此系列是Xilinx于2015年发布的第一代SOC架构的芯片，也是世界上首个SOC芯片系列
  • ZYNQ UltraScale+ MPSoC，性能强劲
  • ZYNQ UltraScale+ RDSoC，性能强劲
  • Versal ACAP，Xilinx最新发布的芯片，性能也最强

SOC内部集成了单/多个ARM处理器核心与1个FPGA，将软件可编程的硬核处理器与硬件可编程的FPGA集成在一个芯片中。软硬件均可编程也是SOC被称为全可编程片上系统的原因。

SOC中的ARM处理器被称为PS（Processing System，处理系统），而FPGA被称为PL（Progarmmable Logic，可编程逻辑）。SOC = PS + PL，其中，PS为主，与单独的ARM芯片（如ST公司的STM32系列）一样，PS配备了多个外设，如串口，CAN口，GPIO等，PL部分可以看做是PS的一个"可编程外设"。

有人也许有疑问，既然SOC = PS + PL，那么用一个ARM芯片和一个FPGA组合的方式，不考虑面积成本等问题，在性能方面是不是就和SOC一样了呢？答案是不行，因为在同一芯片中，ZYNQ中PS与PL可进行低延时高速片内通信，而两个芯片间的片间通信就难以实现低延时和高速，这是SOC的主要优势之一。

SOC的优点：1.灵活，2.成本低（一个芯片比两个芯片便宜）

SOC的缺点：1.开发难度大，开发人员最好同时会FPGA和ARM

二. ZYNQ-7000系列产品简介

参考：Xilinx ZYNQ-7000产品简介与技术文档

2.1 7000S与7000的区别

ZYNQ-7000 SOC分为ZYNQ-7000S 与 ZYNQ-7000两类产品，7000S中的S是Single（单个）的缩写，指的是7000S芯片中只集成了一个A9核，而7000是两个。

2.2 资源概览

参考：ZYNQ-7000产品选型手册.pdf

可见7000系列芯片不同型号间的主要区别在于：1.处理器核心数，2.处理器主频，3.PL资源，而外设没区别。

2.3 速度等级与温度等级

可见，速度等级共分3级，-1最慢，-2中等，-3最快。带L表示Low Power（低功耗）

温度等级共分3级：

  • C，Commerical，商业级，0~85℃

  • E，Extended，扩展级，0~100℃

  • I，Industrial，工业级，-40~+100℃

2.4 芯片命名规则

如 XC7Z020-2CLG484I，表示芯片是ZYNQ-7020，速度等级-2，封装CLG484的工业级芯片。

三. ZYNQ-7000数据手册：概览

参考：ds190 ZYNQ-7000-概览.pdf

3.1 ZYNQ-7000描述

Zynq-7000系列基于Xilinx的第一代SoC架构。这些产品在单个设备中集成了功能丰富的基于双核或单核ARM Cortex-A9的处理系统（PS）和28nm Xilinx可编程逻辑（PL）。ARM Cortex-A9 CPU是PS的核心，此外还包括片上存储器，外部存储器接口以及丰富的外围接口。

Zynq-7000系列提供了FPGA的灵活性和可扩展性，同时提供了与通常使用的ASIC（Application Specific Integrated Circuit，专用集成电路）和ASSP（Application Specific Standard Parts，专用标准产品）同等的性能，功率和易用性。同时， Zynq-7000系列提供了行业标准设计工具（Vivado，SDK，Vitis等），使设计人员可以使用单一平台开发成本敏感以及高性能的应用程序。 Zynq-7000系列中的每个设备都包含相同的PS，但是PL和IO资源在设备之间会有所不同。因此，Zynq-7000和Zynq-7000S SoC能够满足多种应用场景.

Zynq-7000集成了PS与PL，在PL中实现自定义逻辑，在PS中实现自定义软件，两者组合实现多种功能。两芯片的解决方案（FPGA + ASSP）因为I / O带宽，延迟和功耗的原因，无法达到同等性能水平。

Xilinx为Zynq-7000系列提供了大量的软IP。 基于ARM的PS还结合了Xilinx现有的PL生态系统，带来了广泛的第三方工具和IP提供商。

PS和PL可独立工作，也可以在PS上跑操作系统，例如Linux。Xilinx也提供其它标准操作系统。

PS和PL位于单独的电源域上，当不使用PL时可关闭PL电源。 PS中的处理器始终首先启动，从而允许以软件为中心的方法对PL进行配置。 对PL的配置由CPU上运行的软件管理，因此ZYNQ的启动类似于ASSP。

3.2 ZYNQ-7000架构概览

如上图所示，PS包含四大块：

  • Application processor unit (APU)，应用处理器单元
  • Memory interfaces，存储器接口
  • I/O peripherals (IOP)，输入/输出外设
  • Interconnect，内部互联

注意：ZYNQ-7000系列芯片的PS架构均相同。

四. PS侧架构解析

4.1 APU（应用处理器单元）

APU包括：

  • 单/两个A9核，7000S的APU只有单核，缺少上图右上角虚线框部分
  • SWDT（System Watch Dog Timer，系统看门狗定时器）
  • TTC（Triple Timer/Counter，3重定时器/计数器）
  • System-Level Control Regs（系统级控制寄存器）
  • DMA 8 Channel（Direct Memory Access，8通道直接内存存储）
  • GIC（ General interrupt controller，一般中断控制器）
  • Snoop Controller（窥探控制），AWDT（ARM Watch Dog Timer，ARM看门狗定时器），Timer（定时器）
  • 512KB L2 Cache & Controller （Level 2 Cache，2级缓存与控制器）
  • OCM Interconnect 256K SRAM（On-Chip Memory，256KB片上静态随机存储器）

每个A9核包括：

  • FPU and NEON Engine（Float Point Unit，浮点运算单元 与 NEON？不知道是什么缩写，待查）
  • MMU（Memory Management Unit，内存管理单元）
  • A9 CPU（central processing unit，中央处理器）
  • 32KB I-Cache（Instruction Cache，指令缓存）
  • 32KB D-Cache（Date Cache，数据缓存）

4.2 Memory interfaces（存储器接口）

从上图可看到有两处存储器接口，左侧下边与右侧中部

左侧三种接口：

  • SRAM/NOR，SRAM接口

  • ONFI 1.0 NAND（Open Nand Flash Interface，开放与非闪存接口）

  • Q-SPI CTRL（Qual SPI控制，四通道SPI的FLASH接口）

这三种都是接FLASH等非易失存储器的。

右侧接易失存储器的DDR接口，支持DDR2/3，DDR3L，LPDDR2，

4.3 IOP（输入/输出外设）

Input/output peripherals，输入/输出外设，位于上图左侧，从上到下的外设分别是：

  • 2路USB
  • 2路GigE（Gigabit Ethernet，千兆以太网）
  • 2路SD SDIO（SD卡接口SDIO，Secure Digital Input and Output，安全数字输入输出）
  • GPIO（General Purpose Input Output，通用输入输出）
  • 2路UART（Universal Asynchronous Receiver/Transmitter，通用异步收发器，简称串口）
  • 2路CAN（Controller Area Network，控制器局域网）
  • 2路I2C（Inter-Integrated Circuit Bus，Bus省略了，称为集成电路总线）
  • 2路SPI（Serial Peripheral Interface，串行外设接口）

4.4 Interconnect（内部互联）

将处理器，存储器接口，外设等连起来。

五. PS与PL的接口

PS与PL间的通讯通过一些接口来进行，如下：

  • AXI接口（见本人其它博客），PS与PL的高速通信口
  • DMA中断
  • EMIO（见本人其它博客）
  • 时钟与复位，PS可以给PL提供时钟和复位信号
  • Processor configuration access port (PCAP) ，处理器配置端口，PS可通过此端口配置PL
  • XADC接口，Xilinx芯片上带的ADC
  • JTAG，烧写程序与在线调试

六. 总结

本博文为ZYNQ的一些基础知识梳理，基本是参照Xilinx官网和芯片数据手册再加上自己的一些理解总结而来，如有疏漏，欢迎评论指出。

徐晓康的博客持续分享高质量硬件、FPGA与嵌入式知识，软件，工具等内容，欢迎大家关注。

XILINX ZYNQ7000 开发板
12-07
黑金基于 XILINX ZYNQ7000 开发平台的开发板 2016 款正式发布了，型号为：AX7020 。 此款开发平台是 XILINX 的 Zynq7000 SOC 芯片的解决方案。它采用 ARM+FPGA SOC 技术 将双核 ARM Cortex-A9 和 FPGA 可编程逻辑集成在一颗芯片上。它采用的是 Xilinx 的 Zynq7000 系列 XC7Z020-2CLG400I 作为核心处理器，在 ARM 和 FPGA 上分别具有丰富的 硬件资源和外围接口。设计上坚持“精致、实用、简洁”的设计理念，它不但适合于软件工作 人员的前期的软件验证，也适合于硬件开发人员的硬件设计即软硬件的系统协作，加快项目的 开发进程。
zynq-7000 从零开始入门
06-23
zynq-7000开发流程，快速入门，快速学习vivado和SDk开发软件
Zynq-7000 SoC 入门
最新发布
Made In SQL
05-04 697
‌Zynq-7000 SoC 是由赛灵思公司（Xilinx，现已并入 AMD）推出的一款全可编程片上系统（All Programmable SoC）。它将 ARM 处理器的软件可编程性与 FPGA 的硬件可编程性完美结合，为嵌入式系统设计提供了极高的灵活性和强大的处理能力。
基于ZYNQ-7000系列的FPGA学习笔记2——初始ZYNQ
weixin_67907028的博客
11-27 2666
ZYNQ-7000系列芯片介绍，包括ZYNQ的引入、ZYNQ的简介、PL和PS的介绍、以及正点原子领航者开发板介绍、底板和核心板内容补充、ZYNQ芯片的命名规则介绍
ZYNQ学习梳理
2301_77321189的博客
04-02 967
zynq学习，宏观了解
总结概述ZYNQ 7000系列SoC器件手册
dpwkj的博客
06-18 3738
引言：本文介绍下Xilinx ZYNQ 7000系列SoC功功能特性、资源特性、封装兼容性以及如何订购器件。
zynq7000芯片资料介绍
09-10
zynq7000芯片资料介绍
初识Zynq-7000 All Programmable SoC
qq_30219205的博客
05-12 689
Zynq-7000 相对于纯FPGA 如Aritx-7 最大的优势是集成了双硬核（ARM® Cortex™-A9）。PL部分依然延续了28 nm工艺。2. 以太网连接到PL端，个人比较喜欢以太网连接到PL端。PS端通过EMIO访问控制PL端的以太网。1. DDR3 连接到PS端。PL通过S_AXI_HP0接口访问PS端的DDR3。3. 普通外设如LED， UART连接到PL端。PS端同样通过EMIO控制访问。
Zynq7000简介
Starry_Tang的博客
08-17 3263
Zynq7000简介 Zynq7000由来 Zynq是Xilinx公司推出的一个可扩展处理平台，其将通用基础双ARMCortex-A9MPCore处理器系统作为“主系统”，结合低功耗28nm工艺技术，以实现高度的灵活性、强大的配置功能和高性能。由于该新型器件的可编程逻辑部分基于赛灵思28nm7系列FPGA，因此该系列产品的名称中添加了“7000”，以保持与7系列FPGA的一致性，同时也方便日后本系列新产品的命名。 Zynq7000介绍 由ARM cortex-A9 MPCore处理器＋28nm7系列FPGA
FPGA学习笔记（3）——正点原子ZYNQ7000简介
qq_45362336的博客
05-07 4811
PL（可编程逻辑）就是FPGA，FPGA基本结构：1、可编程I/O单元：FPGA上的每一个通用输入输出功能（IOB）都有一个焊盘，与芯片外部 连接用作信号的输入输出。2、基本可编程逻辑单元：FPGA基于SRAM工艺，基本可编程逻辑单元几乎都是由查找表（LUT）和寄存器（Register）组成。Xilinx 7系列的FPGA为6输入查找表。Xilinx 7系列的FPGA中的可编程逻辑单元称为CLB（可配置逻辑块），每个CLB中包含两个逻辑片（Slice）。
Zynq7000芯片内部介绍
热门推荐
二毛的博客
06-25 1万+
PS内部资源： 基于ARM双核CoretexA9 ARM-v7架构 高达1GHz 单双精度浮点单元 NEON多媒体处理引擎 高速缓冲，中断，DMA，定时器，RTC，ENT，3个看门狗 缓存 每个CPU 32KB 1级指令和数据缓存 512KB 2级缓存 2个CPU共享 支持8位奇偶校验 片内存储 片上boot ROM 256KB 片内 RAM 外部存储接口 ...
ZYNQ-7000系列所有型号PFGA管脚分配表
06-01
本资源包括了ZYNQ-7000系列SOC，管脚分配信息以及BANK分区信息，对ZYNQ硬件电路设计很有帮助
zynq 7000所有芯片packages
02-25
zynq 7000系列芯片中所有芯片的封装，包含csv和txt格式
zynq 7000详细手册
04-07
zynq 7000详细手册,UG585 1800多页 ，比较详细，可以先从摘要看起，入门设计必备！
ug585-Zynq-7000-TRM.rar_ug585_ug585-Zynq-7000-TRM_zynq 手册_zynq-7
07-14
1. **架构概述**：手册会详细介绍Zynq-7000 SoC的架构，包括处理系统、可编程逻辑、片上存储器、I/O接口等组成部分，以及它们之间的交互方式。 2. **处理系统（PS）**：这部分会讲解ARM Cortex-A9 MPCore处理器的...
ug585-Zynq-7000-TRM.pdf
08-17
根据提供的文件信息，Zynq-7000系列技术参考手册（UG585）是Xilinx公司关于Zynq-7000 SoC的官方文档，包含了一系列的技术细节和指导信息。该手册的版本v1.13，日期是2021年4月2日，是Zynq-7000 SoC技术资料的更新。...
UG585（Zynq-7000 Soc 技术参考手册）
01-14
#### 知识点一：Zynq-7000 SoC 技术概述 **Zynq-7000 系列 SoC** 是 Xilinx 推出的一款高度集成的可编程系统芯片，它结合了 ARM Cortex-A9 处理器和可编程逻辑（FPGA），实现了硬件和软件的高度融合。该技术参考...
zynq-7000 嵌入式系统设计与实现
04-24
#### 一、ZYNQ-7000概述 Xilinx Zynq-7000 系列是赛灵思（Xilinx）公司推出的一款高度集成的可编程片上系统（SoC），它结合了强大的ARM Cortex-A9 MPCore 处理器系统（PS）和可编程逻辑（PL）资源，为嵌入式系统...
UG585 - Zynq-7000 SoC Technical Reference Manual (ver1.12.2)-技术参考手册.pdf
11-27
- **概述**：介绍了Zynq-7000 SoC 的主要特点及其应用场景。 - **架构描述**：详细阐述了Zynq-7000 SoC 的体系结构，包括处理器子系统、内存接口、外设接口等关键组件的设计原理。 - **处理器子系统**：深入探讨了...
ram zynq
03-13
### Zynq 设备中的 RAM 配置与使用方法 #### 1. 使用 Vivado 提供的 IP 核实例化 RAM 在 Xilinx 的开发工具 Vivado 中，可以通过调用预定义的 IP 核快速创建和配置 RAM 模块。这些模块可以根据设计需求灵活调整参数，例如宽度、深度以及读写模式等。通过这种方式生成的 RAM 可以被集成到 FPGA 或 SoC 的逻辑电路中，并按照指定的时序完成数据存取操作[^1]。 为了验证所构建 RAM 的功能是否正常工作，在调试阶段可借助 ILA（Integrated Logic Analyzer）在线逻辑分析仪捕获其运行期间的关键信号波形，从而确认实际硬件行为是否符合预期的设计目标。 #### 2. BRAM 特性及其双端口支持能力 Xilinx 7 系列芯片内部集成了大量的 Block RAM (BRAM)，它们均属于真双端口结构 True Dual Port Ram (TDP)[^2]。这意味着每一个 BRAM 单元都具备两套完全独立的操作接口 A 和 B，允许同时由不同控制器发起针对同一物理存储区域的不同请求——既可以是从同一个处理器发出连续寻址指令序列下的交替访问动作；也可以是由多个异步进程分别控制各自的通道执行各自的任务而互不干扰。 这种特性使得开发者能够在单一资源基础上搭建更加复杂高效的数据流架构模型，比如流水线处理单元或者多路缓冲池管理方案等等应用场合下显得尤为重要。 #### 3. 利用 OCM 实现伪双端口机制 对于某些特定应用场景而言，除了利用内置 BRAM 构建标准意义上的双端口内存之外，还可以考虑基于 On-Chip Memory(OCM) 来模拟类似的解决方案。尽管传统意义上讲 OCM 属于单端口性质的随机访问型静态RAM ，但在 Zynq 平台之上则提供了额外的可能性：即借助 DMA 技术配合精心规划好的地址映射关系及同步策略之后，则有可能达到近似效果 —— 让原本受限于串行交互瓶颈的传统单端口 SRAM 表现出类似于具有更高并发性能特征的新形态表现形式出来 [^3]. 值得注意的是当采取这种方法论去解决问题的时候需要注意保持严格的字节边界对齐约束条件不变动才行 , 这样做不仅有助于维持整个系统的稳定性同时也利于提升整体效率水平. ```python def configure_ram(): """ Example function to demonstrate how a RAM might be configured using Python-like pseudocode. This is purely illustrative and does not represent actual HDL code used within an FPGA design flow. """ ram_instance = instantiate_ip_core('ram', width=32, depth=1024) # Configure read/write timing parameters as needed set_read_latency(ram_instance, cycles=2) set_write_latency(ram_instance, cycles=1) return ram_instance ``` 上述代码片段展示了如何可能地设置一个假想中的RAM组件的一些基本属性设定过程的一个简化版本表示法而已并非真实可用HDL源码内容本身。 ---
评论 8
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值