征战FPGA之使用IP核dds_compiler获取任意频率时钟和正余弦波形

一、前言

上一篇博客中介绍了使用IP核clk_wiz生成任意频率的时钟，但涉及到低频率时钟时采用分频方法有点麻烦，现采用IP核dds_compiler来获取任意频率的时钟而不需要进行分频。DDS(Direct Digital Synthesis，直接数字频率合成)一般用于产生各种频率的波形，包括正弦波、余弦波和三角波等，也可以产生任意频率的时钟，而且频率误差在10Hz以内，本篇文章讲解产生115200的时钟频率（实测频率为115207，误差为7Hz）和9600的时钟频率（实测频率为9600Hz，误差为0）；顺带生成各种频率的正余弦波形，频率误差和时钟误差一致。

二、实验过程

1、 首先创建一个空的工程，创建方法这里不详细描写，不熟悉的请自行百度。随后在左上角找到Flow Navigator->PROJECT MANAGER->IP Catalog，并左击即可打开导入IP核的窗口。在Search栏输入dds，并选择我们需要到的IP核。如下图所示。

2、①、 双击上图中的红圈5中的IP核即可进入IP的配置窗口。在界面中，Configuration->Configuration Options是选择输出，有Phase Generator and SIN COS LUT(相位生成和正余弦LUT查找表)，Phase Generator Only(只相位生成)和SIN COS LUT Only(只正余弦LUT查找表)&