- 博客(22)
- 收藏
- 关注
原创 芯片验证-屏蔽可忽略的UVM_ERROR
UVM默认有四种信息严重性:UVM_INFO、UVM_WARNING、UVM_ERROR、UVM_FATAL。这四种严重性可以互相重载。
2025-12-04 14:36:01
184
原创 芯片验证-phase机制
注意:文章中各个组件的run phase是并行运行的,并无先后顺序,第一个和最后一个是phase是自上而下。其他的都是自下而上,因为build phase需要先执行上层的biuld phase才能执行创建下游的组件,然后才能执行下层组件的biuld phase,要不然都没有这个组件,就更别提执行不存在组件里面的函数了。
2025-08-29 11:10:42
175
原创 芯片验证-DPI-C
SystemVerilog和C语言的DPI-C接口在硬件设计和验证中提供了很大的灵活性和高效性。通过这种互操作,可以充分利用C语言的高效计算能力、现有的C/C++库以及外部工具,提高验证和设计的效率。DPI-C在各种场景中都有重要应用,从性能优化到测试平台集成,再到复杂系统的验证和数据处理等等。编译C代码生成共享库。编译SystemVerilog代码,并指定需要加载的共享库。运行生成的仿真可执行文件。
2024-12-03 09:59:08
1286
原创 【$cast】
cast@TOC你好! 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章,了解一下Markdown的基本语法知识。我们对Markdown编辑器进行了一些功能拓展与语法支持,除了标准的Markdown编辑器功能,我们增加了如下几点新功能,帮助你用它写博客:撤销:Ctrl/Command + Z重做:Ctrl/Command + Y加粗:Ctrl/Command + B斜体:Ctrl/Command + I标题:Ctrl/Com
2024-08-22 14:24:58
981
原创 VCS覆盖率收集流程
moduletree 模块名 //这个模块及一下都不收集。begin tgl(portsonly) //只收集tgl。+tree tb_top.DUT 0 //全部收集。3.编译参数对应的cfg文件。
2024-07-08 10:25:01
572
原创 vscode快捷键总结
同时给多行行尾添加字符 选中需要编辑的行,shift + alt + i跳转到行首和行尾: ctrl+home; ctrl+end
2024-06-25 21:04:59
576
原创 systemverilog 在class中使用force
3.如果2中不能简单定义成static类型的话,可以借用interface/bind module来实现,具体是在interface中增加trigger/dis-trigger/value三个值,在interface中使用always块force dut信号,在class中驱动trigger/value/dis-trigger。1.直接force某个值,比如0/1/a之类的,可以在class中直接force。综上,就是force dut信号的右端一定要是静态的值。
2024-05-09 10:51:54
707
1
原创 cache的读写原理
cache-back:数据更新时,在写入缓存之后,不会立即更新对应的内存,只有当该缓存被用于其他的内存数据(即数据被替换出缓存)时,被修改的缓存中的数据才会被覆盖式地写入到对应的内存中。cache,高速缓存,其原始意义是指访问速度比一般随机存取内存(RAM)快的一种RAM,通常它不像系统主存那样使用DRAM技术,而使用昂贵但较快速的SRAM技术。cache-through:数据更新时,在写入缓存之后,立即也将数据写入内存,如果此时请求指定的地址没有对应的缓存,那么直接写入内存。
2024-03-28 10:36:05
375
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
RSS订阅