SpyGlass CDC 检查

最新推荐文章于 2024-07-15 20:44:23 发布
最新推荐文章于 2024-07-15 20:44:23 发布
阅读量1.1k 收藏 10
点赞数 2
CC 4.0 BY-SA版权
分类专栏： 数字IC设计 文章标签： 芯片
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_41846089/article/details/121862307
SpyGlass是一款用于数字集成电路设计验证的工具，主要功能包括检查语法、CDC（时钟域转换）分析、低功耗验证、约束设置和DFT（可测性设计）检查。它提供了SGDC文件来设定时钟和复位选项，如Clockresetsetupcheck，并能处理多时钟信号在复用器中的同步问题。SpyGlass通过CDCsetup、CDCsetupcheck、CDCstructuralverification和CDCfunctionalverification等检查确保设计的正确性。GUI界面使得操作更为直观便捷，帮助工程师高效地完成设计验证工作。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

SpyGlass的作用

  1. SpyGlass lint的检查语法
  2. 检查CDC
  3. Low Power
  4. 检查约束
  5. 检查DFT

SpyGlass CDC的检查

CDC setup
CDC setup check
CDC structural verification
CDC functional verification

SpyGlass 问题、目标、规则

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

SpyGlass 选项和参数

在这里插入图片描述

设置起始的时钟和复位选项

在这里插入图片描述

SGDC文件（SpyGlass Design Constraint File）

在这里插入图片描述

SGDC文件例子

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

使用GUI界面

在这里插入图片描述

Clock reset setup check在这里插入图片描述

Deal with clock signals convergeing on muxes

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

【EDA Tools】Spyglass 检查 Verilog 和 SystemVerilog 混合语言及 Lint 检查
记录学习历程
04-24 4342
Spyglass可以用于检查混合设计中的语言互操作性和一致性问题。对于设计中包含多种硬件描述语言的情况，Spyglass 能够识别并解析其中的模块及其互连，并对其进行验证。例如，在包含 Verilog 和 VHDL 的混合设计中，Spyglass 会自动识别并解析 Verilog 和 VHDL 文件及其相互连接。通过运行 Spyglass Lint 功能，可以检查混合设计中的语言一致性问题，例如不兼容的数据类型、互操作性问题以及其他可能导致设计故障或不一致的问题。
SpyGlass CDC for FPGA design
06-02
SpyGlass CDC是Synopsys公司提供的一种工具，专门用于FPGA设计中的CDC检查，以确保设计的正确性和可靠性。 **1. FPGA设计特性** FPGA设计的一个关键挑战在于其RTL（Register Transfer Level）代码中可能包含非综合...
spyglass进行CDC检查和RDC检查
u011974971的博客
07-15 2436
不管有多少个时钟域，完备的流程应该包含CDC检查，尤其有多个时钟域时，即使所有的时钟都来自于一个时钟源。CDC检查不仅检查跨时钟的信号是否满足setup和hold的时序要求，同时也检查时序约束的完备性（包括是否有漏掉的约束、错误的约束）。这个工具的作用是检查出不符合时序约束的设计，而工作的重点是根据检查报告确认设计无问题，关键点在理解时序的setup和hold。spyglass进行CDC检查网上已经有很多详细的介绍了，下面把参考的链接贴出来，方便后续查阅。
快速上手SpyGlass——CDC检查
热门推荐
沧海一升的博客
01-17 2万+
快速上手SpyGlass——CDC检查
spyglass 学习笔记之cdc check
ltfysa的博客
08-15 7727
cdc
Spyglass之CDC检查（1）
zhong_ethan的博客
06-12 2万+
本文是SPYGLASS CDC检查系列第一篇文章。简单起见，本文的操作基本都在GUI模式下进行
在spyglass cdc检查时，如何处理时钟切换电路
07-17
首先，用户的问题是关于在SpyGlass CDC检查中处理时钟切换电路的。用户说："我想在SpyGlass CDC检查中处理时钟切换电路的方法 请问如何在SpyGlass中进行CDC检查时处理时钟切换电路"。所以，我需要提供在SpyGlass CDC...
顶层chip_top有a,b,c,d四个子模块，做spyglass cdc检查时，子模块使用Lib，写一套完整的tcl脚本实现spyglass cdc检查
03-20
好的，我现在需要帮助用户编写一个TCL脚本来执行Spyglass的CDC检查，针对顶层模块chip_top及其子模块a、b、c、d。首先，我得回忆一下Spyglass的基本流程和TCL脚本的结构。 用户提供的示例引用中提到了几个步骤：...
spyglass cdc检查时，时钟切换模块如何处理？
最新发布
07-19
首先，用户的问题是关于使用SpyGlass进行CDC检查时，如何处理时钟切换模块。用户问的是“SpyGlass CDC检查中时钟切换模块的处理方法”。 我需要注意系统级指令： - 所有行内数学表达式必须使用$...$格式。 - 独立...
spyglass CDC检查 Ac_cdc01a
03-11
好的，我现在需要解决用户的问题：如何检查Spyglass CDC项目中Ac_cdc01a的状态和配置。首先，我得回忆一下Spyglass CDC的基本操作流程和相关文档的内容。用户提到的引用内容中提到了设置的重要性，特别是引用[1]强调...
SpyGlass_LintRules_Reference.pdf
09-02
spyglass lint rule
spyglass lint sdc 简单脚本.tcl
09-26
spyglass 流程脚本， 本脚本仅应用与 lint 检查， sdc 检查。 楼主认为，spyglass的使用 还是最后呼叫gui， 来分析问题比较直观。 如有问题请大胆提出来
Spyglass之CDC检查一
weixin_43274923的博客
03-27 5259
转：https://blog.youkuaiyun.com/zhong_ethan/article/details/106708346?spm=1001.2014.3001.5502 文章目录 熟悉界面约束文件CDC流程 本文是SPYGLASS CDC检查系列第一篇文章。简单起见，本文的操作基本都在GUI模式下进行。 熟悉界面 在Terminal中输入 spyglass -project test.prj & 新建或打开一个spyglass工程。 GUI界面最上面为工具栏，
spyglass cdc检查约束
笨蛋大乌龟的博客
10-24 1457
1：set_asyncrst_ignore_patheg：set_asyncrst_ignore_path -from [get_pins ${DSIR_HIRE}dsi_rx_ss_1/DWC_mipidsi2_device/u_regbank/phy_rstz_reg_0_/Q] -to_clock {hsrx_word_clk_d0_div2_dsi_rx_ss_1}2：set_cdc_ignore_path -from -toeg：set_cdc_ignore_path -from ${DSIR_H
Spyglass之CDC检查（4）
zhong_ethan的博客
07-01 1万+
CDC_verify_struct过程主要检查设计中是否有未同步的信号，是否有毛刺。在多时钟设计中，要考虑哪些信号需要同步？用什么同步方法？如果处理不当，则会在设计中引入亚稳态或者数据丢失。亚稳态产生的根本原因是建立时间或保持时间不够。本文先简单介绍CDC常用同步方法，再介绍CDC_verify_struct中的rules。
Spyglass之CDC检查（2）
zhong_ethan的博客
06-15 1万+
本文主要介绍cdc_setup过程中的rules——clock_info1,reset_info1, setup_clock01，它们报告设计中的时钟树，复位树
VC SPYGLASS——RDC Verification
weixin_45260499的博客
12-18 3081
所有复位信号都是从异步复位同步释放电路处理过的，复位释放导致的亚稳态不存在， 主要是reset assertion时刻带来的亚稳态。每个模块的复位信号不一样，信号在跨异步复位域传输就会出现亚稳态的问题。2. 没有声明的soft reset(由reset控制，由dff q输出，经过组合逻辑，输入给其他dff作为reset),建议soft reset 显示定义出来。默认情况下，D-Q的reset传递是disable的，要设置才可以接收到原来的rst的，不设的话是没有reset传递的。
vc_static spyglass lint cdc rdc check summary
gsp12356的博客
12-09 1361
首先不管是lint cdc rdc report,都分成两大部分，一部分report是setup阶段，另一部分report是相应的规则检查。只有setup阶段的error/warning都清理干净，第二部分的报告才有价值。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值