sv-------------

累就对了

于 2022-04-23 21:52:59 发布

阅读量432

点赞数

CC 4.0 BY-SA版权

分类专栏：数字IC设计文章标签： verilog

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/weixin_41846089/article/details/124334144

数字IC设计专栏收录该内容

7 篇文章

订阅专栏

本文探讨了SVerilog中SVInterface的使用，如何设置modport进行位宽匹配，并聚焦于类内子程序的作用范围。通过实例vcs-R-sverilog-bit_logic_operator.sv文件，深入解析了如何在时间域仿真中结合@arbif.cb与posedgearbif.clk。同时介绍了子程序在类中的作用和编程技巧。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在这里插入图片描述

在这里插入图片描述

SV Interface and Program

在这里插入图片描述

名字位宽完全相同

modport

@arbif.cb 等于@(posedge arbif.clk)

仿真时间域

在这里插入图片描述

vcs -R -sverilog bit_logic_operator.sv 1.sv 2.sv

在这里插入图片描述

Programming

在这里插入图片描述

OPP Class
在这里插入图片描述

子程序的作用域都在类的内部

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。