【FPGA】AD9653设计和调试总结

一、AD9653概述
AD9653是一款4通道、16 位、125 MSPS模数转换器(ADC) ，内置片内采样保持电路，专门针对低成本、低功耗、小尺寸和易用性而设计。AD9653是LVDS接口，AD9653和AD9656技术指标一致，但是AD9656是JESD204B接口。以下重点介绍AD9653.

二、串行数据模式
AD9653有5种串行数据模式，实际应用中，5种都测了OK，现在以DDR-2 lane-bytewize为例

三、时序图
DDR-2 lane-bytewize的时序图，关注一下几点：
1.关注“位时钟”DCO+是在数据D0或D1的正中心，这是后续为什么要对“位时钟”进行自适应对齐的原因，对齐方法参考《一种基于片同步技术的高速ADC与FPGA互连方法_韩琦》；
2.关注DDR的比例8:1，意思是单次iserdese转换出8bit数据，DDR是双沿的，因此快时钟频率=4*慢时钟频率
3.关注FCO，因为FCO和数据DAT是严格对齐的，只要保证FCO和DAT的bitslip是一致的，那么DCO采集FCO稳定时，采集数据DAT同样是稳定的。其实FCO就是串行LVDS的同步码，在这里就是0xF0。
4.关注DAT的映射关系。比如当前采样点是16bit的S0，D1A是S0的高8bit；D0A是S0的低8bit。将D0A/DA1拼接在一起就还原了S0。

四、方案框图
熟悉了AD9653的基本功能和时序图后，设计代码的逻辑框图，直接上干货<