竹海杂谈(曾经走过的坑)uvm常见错误

已于 2022-07-19 21:06:54 修改
阅读量3.9k 收藏 17
点赞数 3
文章标签： uvm uvm_no_dpi
于 2018-02-26 14:19:30 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_41241296/article/details/79376581
版权
本文主要介绍了UVM验证中的一些关键技巧，包括如何正确使用UVM_NO_DPI宏定义、区分seq_item_export与seq_item_port及uvm_analysis_port与uvm_analysis_export的不同，同时还指出了driver配置中的常见错误及解决方案。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

解决方法：

+define+UVM_NO_DPI (注意没有空格）

注意seq_item_export 与 seq_item_port区别。

driver 是seq_item_port。

注意print的用法

-----------------------------------------------------------------------------------------------------------------------------

原因是i_agent类型不对啊，需要改为i_agent[i]

--------------------------------------------------------------------------------------------------------------------------------------

请注意uvm_analysis_port与uvm_analysis_export的区别。

常见面试问题之UVM（二）
Mr.翟的博客
07-20 6797
文章目录1.为什么要使用工厂机制？使用方法？ 1.为什么要使用工厂机制？使用方法？ 意义：在不修改原有验证环境层次和验证包的代码的同时，实现对验证环境内部组件类型或者对象的覆盖（override），从而提高代码的可重用性。    用来替换的对象或类型应该满足注册和多态的要求。 使用方法步骤： 将类注册到工厂；   使用宏：'uvm_component_utils、 'uvm_object_u...
【数字IC验证进阶】VCS编译SV/UVM常见错误总结
悟已往之不谏 知来者之可追
05-20 4840
【数字IC验证进阶】VCS编译SV/UVM常见错误总结
【数字IC前端】[UVM常见问题系列]
oldmoney
02-02 338
【数字IC前端】UVM常见问题系列
uvm_object uvm_component copy() clone()
qq_42779035的博客
03-29 783
在UVM中，uvm_object和 uvm_component是两类主要的基类，它们分别用于不同的场景。copy() 和clone()是用于对象复制的方法，但它们在 uvm_object和 uvm_component中的行为有所不同。一、uvm_object 的方法uvm_objectcopy()将对象值复制到另一个已存在的对象（深拷贝）理论上支持，但几乎不可用clone()创建并返回一个新对象的副本（深拷贝）不支持，直接调用会导致编译错误uvm_object。
UVM常见调试错误记录
sinat_15038097的博客
01-19 3139
将搭建UVM平台时遇到的错误记录如下，后续会继续更新： **1、**使用UVM仿真生成fsdb文件后，通过verdi打开会有很多编译错误，如uvm_pkg.sv(28): Error等 解决方法：verdi命令后需加上-sverilog，filelist中的tb.f文件需要将UVMHOME/src/uvmpkg.sv与UVM_HOME/src/uvm_pkg.sv与UVMH​OME/src/uvmp​kg.sv与UVM_HOME/src/uvm.sv两个文件，否则会导致uvm一些库文件无法import进来
基于SV+UVM搭建平台遇到的问题汇集（持续更新）
cm_zhu的博客
06-21 671
1、死循环中没有加延时语句卡死，常见于搭平台之初的参考模型和计分板中。
基于systemVerilog的UVM 调试问题及解决办法集锦
热门推荐
evolone的专栏
10-10 1万+
说在前头 目前接触的UVM内容都是基于systemVerilog的。所以，碰到的问题主要基于sv。 一、低级语法错误 此类错误是由于一些低级操作或常识不清导致的，并很容易解决。 多为语法错误。 1、信号赋值 信号主要分为wire型和reg型。 在进行信号赋值时，wire型信号不能出现在等号左边只能在右边，reg型信号可以出现在等号左边和右边。故，当不小心把wire型信号放在等...
uvm-1.1.zip_IC验证_IC验证资料_UVM_uvm 1.1d_uvm平台
07-14
《UVM-1.1.zip：开启IC验证的探索之旅》 集成电路（IC）验证是半导体设计中的关键步骤，确保芯片在投入生产前满足预定功能和性能标准。在这个领域，UVM（Universal Verification Methodology，通用验证方法论）已经...
uvm-1.1d UVM
03-13
**UVM（Universal Verification Methodology）1.1d详解** UVM（通用验证方法论）是一种基于SystemVerilog的行业标准验证方法，旨在提供一种可重用、可扩展且高效的方法来验证数字集成电路设计。UVM 1.1d是UVM的一个...
[UVM]UVM中reg_map的作用及多个rem_map的使用案例
最新发布
元直的博客
05-03 762
摘要：在 UVM (Universal Verification Methodology) 中，寄存器模型是用于验证 DUT (Design Under Test) 寄存器行为的重要工具。UVM 寄存器模型中的 uvm_reg_map（简称 reg_map）是寄存器模型的核心组成部分之一，用于定义寄存器的地址映射和访问路径。以下详细解释 reg_map 的作用、多个 reg_map 的使用场景和方法，并提供相应的代码示例。
UVM
03-16
**UVM（Universal Verification Methodology）** UVM（通用验证方法论）是一种基于SystemVerilog的业界标准...通过理解和熟练运用UVM，设计团队可以更快速地完成验证任务，减少设计中的错误，从而加快产品上市时间。
UVM快速学习教程
11-06
UVM快速学习教程，适合入门级，内容详尽，通俗易懂。可作为参考资料
UVM面试问题小结
lfasdf的博客
06-19 4854
1.UVM的理解；2.uvm_object和uvm_component的联系和区别3.树形结构；phase机制；TLM通信；sequence机制；run_test()函数
UVM面试题36-55
weixin_44582960的博客
07-03 3639
3 6 、 生成 sequence 时， early randomization 和 late randomization 有什么区别？ 在early randomization中，先调用randomize（）方法对sequence对象进行随机化，然后再使用start_item（）来请求对sequencer的访问，如下例所示： task body() assert(req.randomize()); start_item(req); //Can consume time based on sequencer
6、IC验证面试88问——UVM启动、接口传递、UVM优势
weixin_45925102的博客
02-17 1914
UVM启动、接口传递、UVM优势
C++ 变量‘XXX’不是类型名
weixin_40981751的博客
05-12 8285
C++有时会报 变量‘XXX’不是类型名 的bug，如下： 主要原因是： c语言中不允许在函数外部给全局变量赋值 把变量赋值写到函数里就解决了~
UVM设计模式 (三) 静态类、资源管理、uvm_event、uvm_*_pool、uvm_config_db、UVM_REGEX_NO_DPI
Holden_Liu的博客
03-07 4067
静态类(static class)、成员类(member class)、局部类(local class)、匿名类 （anonymous class）https://blog.youkuaiyun.com/qq_30021219/article/details/82661528 不可以config_db 队列，联合数组 uvm_pool: 内部静态类 uvm_queue:队列 uvm_config_db 优先级 scope, 资源存给谁，谁可以取 override get set history uvm_pool
有关UVM的一些问题
m0_49491789的博客
06-17 1632
环境变量修改
uvm_dpi——DPI在UVM中的实现（一）
weixin_34162695的博客
12-19 3146
文件： src/dpi/uvm_dpi.svh 类: 无 　　SystemVerilog DPI，全称SystemVerilog直接编程接口 （英语：SystemVerilog Direct Programming Interface）是SystemVerilog与其他外来编程语言的接口。能够使用的语言包括C语言、C++、SystemC等。直接编程接口由两个层次构成:S...
4.uvm_tlm_fifo常见用法
03-26
<think>好的，我需要回答用户关于UVM TLM FIFO常见用法、示例和代码的问题。首先，我得回顾一下用户提供的引用内容，确保信息准确。引用[1]提到uvm_tlm_analysis_fifo有各种方法管理事务，比如写入、读取、清空等。引用[3]详细说明了uvm_tlm_fifo作为参数化FIFO，连接生产者和消费者的常见方法，以及构造函数中的最大深度参数。 用户需要常见用法和示例代码，我应该先解释uvm_tlm_fifo的基本概念，比如它如何作为中间组件连接不同端口，比如put和get接口。然后给出一个典型的使用场景，比如连接producer和consumer组件。接着，我需要提供一个代码示例，展示如何声明FIFO，如何在build_phase中创建实例，以及如何连接各个端口。 需要注意的是，FIFO的深度默认是1，但可以根据需求调整。此外，uvm_tlm_analysis_fifo是专门用于analysis端口的变体，可能也需要提及。在代码示例中，应该包括producer、consumer和FIFO的连接方式，比如使用put_port连接到fifo.put_export，以及consumer的get_port连接到fifo.get_export。 另外，用户可能对FIFO的方法感兴趣，比如put和get操作，可以简要说明这些方法的使用，但代码示例中可能不需要详细展示，因为重点在于连接方式。最后，应该生成相关问题，帮助用户进一步学习，比如FIFO深度的影响、与普通FIFO的区别，以及处理阻塞的方法。 需要确保所有技术术语正确，代码符合UVM标准，并且引用正确的来源。同时，按照用户的格式要求，使用中文回答，行内公式正确，独立公式单独成段，但这里可能不需要数学公式。最后，检查引用标识是否正确添加到对应的位置，比如引用[1]、[3]的相关内容。</think>### UVM TLM FIFO 常见用法与示例 UVM TLM FIFO 是 UVM 验证环境中实现组件间事务通信的核心组件，主要用于解耦生产者和消费者，同时提供缓冲功能。以下是其常见用法及示例： --- #### **1. 基本连接与实例化** **作用**：作为中间组件连接 `put` 端口和 `get` 端口，实现事务传递。 **代码示例**： ```systemverilog class producer extends uvm_component; uvm_blocking_put_port #(transaction) put_port; // ... 其他代码 endclass class consumer extends uvm_component; uvm_blocking_get_port #(transaction) get_port; // ... 其他代码 endclass class env extends uvm_env; producer prod; consumer cons; uvm_tlm_fifo #(transaction) fifo; virtual function void build_phase(uvm_phase phase); fifo = new("fifo", this); // 默认深度为1 prod = producer::type_id::create("prod", this); cons = consumer::type_id::create("cons", this); endfunction virtual function void connect_phase(uvm_phase phase); prod.put_port.connect(fifo.put_export); // 生产者写入FIFO cons.get_port.connect(fifo.get_export); // 消费者从FIFO读取 endfunction endclass ``` **关键点**： - 通过 `put_export` 和 `get_export` 连接端口，实现事务的异步传输[^3]。 - FIFO 深度可配置（例如 `new("fifo", this, 5)` 设置深度为5）。 --- #### **2. 非阻塞通信** **作用**：通过 `try_put` 和 `try_get` 避免阻塞行为。 **代码片段**： ```systemverilog // 生产者尝试写入事务 if (fifo.try_put(trans)) $display("写入成功"); else $display("FIFO已满"); // 消费者尝试读取事务 if (fifo.try_get(trans)) $display("读取成功"); else $display("FIFO为空"); ``` --- #### **3. 与 Analysis FIFO 结合** **作用**：`uvm_tlm_analysis_fifo` 支持广播事务到多个消费者。 **示例**： ```systemverilog uvm_analysis_port #(transaction) analysis_port; uvm_tlm_analysis_fifo #(transaction) analysis_fifo; // 连接分析端口和FIFO analysis_port.connect(analysis_fifo.analysis_export); // 多个消费者可订阅同一FIFO consumer1.get_port.connect(analysis_fifo.get_export); consumer2.get_port.connect(analysis_fifo.get_export); ``` **特点**
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

竹海EE---（Mickey WMY)

您的估计是对笔者工作的最大支持

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值