- 1-8分频任意切换电路
从之前的博客(时钟分频)知道了任意偶数分频与任意奇数分频的实现方法,但是,如果要求设计一个1-8分频任意切换的电路,要怎么做呢?
我们知道,偶数分频与奇数分频的实现方式不同,偶数分频只需每隔N/2,时钟上升沿信号翻转一次即可。而奇数分频则需要在2N个周期内翻转四次,并且需要结合时钟下降沿。个人认为,1-8分频分频切换,必须结合两种分频模式来设计。下面给出设计代码:
`timescale 1ns/1ns
module clk_div(
input clk,
input rst_n,
input [3:0] div_num,//分频数,div_num+1
output div_clk
);
reg [3:0] even_cnt;//偶数分频计数器
reg even_clk;
always@(posedge clk,negedge rst_n)begin
if(!rst_n)
even_cnt <= 4'd0;
else if(even_cnt == div_num)
even_cnt <= 4'd0;
else
even_cnt <= even_cnt + 1'b1;
end
always@(posedge clk,negedge rst_n)begin
if(!rst_n)
even_clk <= 1'b0;
else if(even_cnt == ((div_nu