名词解释isp_名词解释

本文详细介绍了可编程逻辑器件,包括FPGA、CPLD、HDL等概念,并阐述了ISP在系统可编程技术的应用。同时,对比了CPLD与FPGA的内部结构差异,以及主要制造商Altera和Xilinx。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

二、名词解释,写出下列缩写的中文(或者英文)含义:

1. FPGA

Field

Programmable

Gate

Array

现场可编程门阵列

2

VHDL

Very-High-Speed

Integrated

Circuit

Hardware

Description

Language)

甚高速集

成电路硬件描述语言

3

HDL

Hardware

Description

Language

硬件描述语言

5

CPLD

Complex

Programmable

Logic

Device

复杂可编程逻辑器件

6

PLD

Programmable

Logic

Device

可编程逻辑器件

7

GAL

generic

array

logic

用阵列逻辑

8.

LAB

Logic

Array

Block

逻辑阵列块

9.

CLB

Configurable

Logic

Block

可配置逻辑

模块

10

EAB

Embedded

Array

Block

嵌入式阵列块

11SOPC

System-on-a-Programmable-C

hip

可编程片上系统

12.

LUT

Look-Up

Table

查找表

13. JTAG

Joint

Test

Action

Group

联合测试行为组

14.IP

Intellectual

Property

知识产

15ASIC

Application

Specific

Integrated

Circuits

用集成电路

16

ISP

In

System

Programmable

在系统可编程

17

ICR

In

Circuit

Re-config

电路可重构

18

RTL

Register

Transfer

Level

寄存器传输

19EDA

Electronic

Design

Automation

电子设计自动化

信号与变量的区别:

信号赋值语句在进程外作为并行语句,

并发执行,

与语句所处的位置无关。

变赋值语句在进

程内或子程序内作为顺序语句,按顺序执行,与语句所处的位置有关。信号赋值符号为

<

=

,变量赋值符号位

:=

。信号赋值符号用于信号赋值动作,不立即生效,变量赋值符号用

于变量赋值动作,立即生效。

1

FPGA

结构一般分为三部分

:可编程逻辑块(

CLB

)、可编程

I/O

模块和可编程内部连

线。

2

CPLD

的内部连线

为连续式布线互连结构,

任意一对输入、

输出端之间的延时是固定

FPGA

的内部连线

为分段式布线互连结构,各功能单元间的延时不定

(

不可预测

)

3

大规模可编程器件主要有

CPLD

FPGA

两类

,其中

CPLD

通过可编程乘积项逻辑实

现其逻辑功能。

基于

SRAM

FPGA

器件,

每次上电后必须进行一次配置。

FPGA

内部阵列

的配置一般采用在电路可重构技术,编程数据保存在静态存储器

(SRAM)

,掉电易失。

4

目前世界上有十几家生产

CPLD/FPGA

的公司,最大的两家是:

Altera

Xilinx

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值