- 博客(4)
- 资源 (12)
- 收藏
- 关注
RSS订阅原创 福报，是你的护身符
明代官员李时勉，元宵节逛灯市，看见有人捡到一枚金钗，精巧华丽。李时勉说：“这金钗精美华丽，定是富贵人家的东西，丢了必定引发家人猜疑。夫妇失和，婢女受责，搞不好就是大祸啊。后来李时勉因直言而忤逆明仁宗朱高炽，明仁宗气得将李时勉打得半死。不久，果然有位李千户的妻子前来认领，并表示要重金酬谢，但李时勉坚决不受。最终李千户说：“先生操守严谨，我不敢勉强。我这里有从国外得到的血竭，能接骨续筋，有起死回生之效，您无论如何要收下。所以说，这世上哪有什么巧合，常存利他之心，其实就是利益自己；你的善良，终将化为你的福报。
2025-03-14 08:46:07
132
原创 ZYNQ 7系列FPGA的复位方式及其用法
XC7Z100这款FPGA有多个专用管脚PROGRAM_B_0、PS_POR_B和PS_SRST_B，复位管脚定义如下图Program_B只影响PL，它会初始化PL，PL需要重新加载，如图1所示。Program_B信号由高到底变化时，可以初始化PL，PL初始化时定义INIT_B管脚，初始化完成后，该管脚作为浮高开漏处理。PS_POR_B是整个芯片最高级reset（Power-on Reset），通俗点来说，就是整个芯片都会复位。PS支持外部上电复位信号。上电复位是整个芯片的主复位。此信号复位设备中能
2021-04-08 18:14:22
4637
原创 FPGA程序前仿真和后仿真问题处理
问题一：综合前仿真正常，但是综合后仿真模块没有输出。如下图：（data和start为输入信号，crc和done为输出信号），testbench里将reset时间增大到100ns（原先为20ns），后仿真的输出正常了！这个问题和全局复位脉冲GSR（Global Set/Reset）有关。当创建一个test bench时，GSR脉冲会自动出现在后仿真中，它会使得所有寄存器在仿真的前100ns保持在复位状态。如果使用ICAP原语，则GSR脉冲将会持续1.281us。全局三态网络Global 3-State
2021-04-03 09:21:41
3829
2
原创 Vivado 时序分析Net Delay很高的解决办法
某项目时序分析结果如下，显示Net Delay为10.728ns，导致时钟slack值为负。其中所有的时钟信号在图2中所示。根据违例的路径进行分析，这条路径实际上没有逻辑延迟，但是有一个巨大的网络延迟。可能是由以下几点引起的：信号传输中可能有太大的扇出，导致一些信号距离驱动源端太远；布线位置不合理-目标位置距离源位置太远；由保持时间违规造成。如果在信号传递中存在跨时钟域路径，而这些路径又未经跨时钟处理（FIFO/RAM）等，时序分析工具将这些路径视为正常路径进行处理，这些信号往往具有很大的时钟偏移，从
2021-04-02 10:11:15
11558
使用ISE(10.1~14.7)进行时序仿真最全教程，手把手教学，解决所有错误.docx
2024-06-26
DESIGN LEVEL PARAMETERIZATION IN KACTUS2.pdf
2022-10-18
高速数据连接不仅仅是硬件.pdf
2021-02-19
TI bus solutions.pdf
2021-02-19
New-TIA-standard-enables-multipoint-LVDS.pdf
2021-02-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人