入门FPGA之vivado项目创建

已于 2022-09-17 11:18:10 修改
阅读量2.7k 收藏 33
点赞数 1
文章标签： fpga开发
于 2022-09-12 14:13:42 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_31914685/article/details/126816213
版权
本文详细介绍了FPGA设计流程，从规划、代码编写到硬件烧录，特别强调了如何在Vivado中操作。通过实例展示了如何创建工程、编写D触发器代码、进行仿真验证，并解释了如何绑定管脚、生成bitstream文件。此外，还讨论了如何使FPGA设计在掉电后仍能保持，即通过烧录到Flash实现程序的断电不丢失。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

入门FPGA之vivado的使用

FPGA的设计流程

  • 设计规划
  • 波形绘制
  • 代码编写
  • 代码编译
  • 逻辑仿真
  • 波形对比
  • 绑定管脚
  • 分析综合/布局布线
  • 上板验证

入门vivado

1. 创建工程的文件夹（工程：创建一个触发器电路）

在这里插入图片描述

2. 打开vivado

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
跳过添加源代码和约束文件的步骤
选择相应的芯片型号
在这里插入图片描述
在这里插入图片描述
检查无误后，点击Finish

添加源文件，如下：
在这里插入图片描述

在这里插入图片描述
双击flip_flop.v文件开始编辑源代码（这里已经关联了notpad++编辑器）
在这里插入图片描述
编辑完源代码后点击保存
在这里插入图片描述

添加仿真文件

在这里插入图片描述

在这里插入图片描述

双击tb_flip_flop.v文件，开始编辑仿真代码testbench
在这里插入图片描述

仿真代码testbench如下，保存：
在这里插入图片描述

vivado自动编译，无异常
在这里插入图片描述
点击Run simulation
在这里插入图片描述

仿真结果无问题，如下：
在这里插入图片描述

点击RTL分析
在这里插入图片描述
电路如下图所示。
在这里插入图片描述

（如果要硬件模拟的话，可以点击图中的I/O Ports，分配好硬件管脚后（其实就是xdc文件，也可以软件编辑），生成bitstream文件后再烧录到硬件上，即可），【这个D触发器的例子不太好硬件实现，下面以流水灯来实现代码烧录】

点击在RTL分析里的I/O Ports，绑定管脚，并按下CTRL+S保存成.xdc文件【或者直接在约束文件中添加xdc文件】
在这里插入图片描述
或者，直接添加xdc文件，以绑定管脚
在这里插入图片描述

生成bitstream文件（时间较慢，耐心等待右上角的缓存）

在这里插入图片描述

烧入文件，选择open Target -->auto connect
在这里插入图片描述
点击Program device，弹出的框中选择对应的.bit文件，并烧录

在这里插入图片描述

注意，FPGA芯片掉电数据会丢失，可以将数据烧录进Flash上，将Flash作为FPGA芯片的上电配置器件，将上电程序固化在Flash中，上电后FPGA芯片读取到Flash中存储的程序进行运行，做到程序断电不丢失

烧录文件在开发板上掉电不丢失的方法

在settings中勾选 生成bin文件
在这里插入图片描述

重新生成bitstream，此时会同时生成bin文件

在open target中的Hardware栏中，右击芯片型号（这里是xc7a35t），选择add configuration memeory device
在这里插入图片描述

在弹框中配置相应的参数
在这里插入图片描述

弹出如下弹框，点OK
在这里插入图片描述

选择生成的bin文件（在xxx.runs/impl_1文件夹下）

在这里插入图片描述
烧录成功，需要在开发板上手动复位【复位按键】，流水灯就实现了
在这里插入图片描述

叮小猩
关注
vivado建立项目的步骤
weixin_50992209的博客
10-21 3091
第一步：新建项目，复制*.v和约束文件到文件夹 在目录里新建project_4.srcs文件夹，project_4.srcs中再建constrs_1 sources_1文件夹，constrs_1文件夹中放约束文件pin.xdc timing.xdc debug.xdc文件；sources_1文件夹中放*.v文件和ip。 第二步 Add Sources 添加*.v文件，不要添加宏定义文件 添加*.v文件后，下图3的位置为小问号 第三步：添加IP，这里添加CLOCK 1.IP Catalog 2
【无标题】
SWTSWT520的博客
04-03 557
学verilog，刚一开始就是什么空白符\b，注释符//这些.那其实如果用过C语言，这些基础的语法点应该是看一眼就知道了，但是问题是什么，是首先不知道这个Verilog是干啥的，其次完全不知道一段代码正常怎么写，assign是啥，always是啥，reg也会经常说到，10‘b101是啥都不知道，举个例子，如果一个信号的位宽为[7:0]，则它可以表示8个比特（bits）的二进制数字，从最高位（MSB）到最低位（LSB）依次排列，即[7][6][5][4][3][2][1][0]。
system verilog
gaoxcv的博客
07-21 3138
quartus 和 vivado 都直接支持 system verilog（sv), sv文件的后缀为 .sv , .sv文件可以直接用quartus 和 vivado 打开 可以通过 quartus 中打开一个文件， edit → insert template 调出 system_verilog 示例 或者通过 vivado 中 tools → language template 调出 system_verilog 实列 sv 的简单语法介绍 : https://www.bil...
SV文件和V文件的区别
m0_73019469的博客
09-03 1591
SV文件和V文件的主要区别在于它们所使用的语言特性、兼容性和实际应用场景。SystemVerilog作为Verilog的扩展和增强版，在复杂硬件系统的设计和验证中提供了更强大的功能和更高的灵活性。然而，在选择使用哪种语言时，还需要根据具体的项目需求、团队技能和资源等因素进行综合考虑。
Vivado 使用步骤
最新发布
小蜗牛的珍贵百宝箱
04-30 1353
Vivado 是一个强大的 FPGA 开发工具，提供了从设计、综合、实现到验证的完整工作流。通过本教程的步骤，您可以顺利完成一个基本的 FPGA 项目。根据项目的复杂度，您还可以进行时序优化、资源优化等高级操作，以提高设计性能和效率。希望这个详细的 Vivado 使用步骤能帮助您顺利入门 FPGA 开发！
Vivado 工程文件内容说明
weixin_54470733的博客
03-09 6909
vivado创建的工程文件中不同后缀文件夹内容说明
vivado固化程序到flash、生成bin文件、生成mcs文件详细教程
热门推荐
weixin_62432906的博客
04-26 2万+
vivado固化程序到flash、生成bin文件、生成mcs文件详细教程
Vivado 生成BOOT.BIN
oria2006的专栏
06-14 3288
1 创建fsbl打开xilinx SDKFile->New->Application ProjectFinish后，系统编译在工程目录的DEBUG文件夹下生成elf文件2 合成BOOTBIN文件SDK菜单选择Xilinx->Create Boot ImageADD 添加要合并的文件，第一个是fsbl的elf文件，Partition type 为bootloader，后面几个文件按顺序分别是.bit u-boot.elf，Partition type都是datafile...
vivado入门-熟悉vivado_vivado入门
09-22
总结来说，Vivado入门学习应从理解软件界面开始，逐步掌握项目创建、源码编写、设计流程、仿真验证等关键步骤。通过实际操作"EX_1_1"这样的例子，能快速提升对Vivado的理解和应用能力。随着熟练度的提高，你可以尝试...
vivado 操作入门.pdf
11-15
### Vivado 操作入门知识点详解 #### 一、实验背景介绍 在数字逻辑设计领域，《数字逻辑实验指导书》作为一份重要的参考资料，旨在帮助学生掌握基本的数字逻辑电路设计方法，特别是通过使用Vivado 2014集成开发环境...
Xilinx FPGA原理与实践—基于Vivado和Verilog HDL 课件
05-06
2. Vivado入门：熟悉Vivado IDE界面，创建第一个设计项目，了解工程设置和编译流程。 3. Verilog基础：学习Verilog的基本语法，如变量定义、运算符、逻辑门和组合逻辑电路的描述。 4. Verilog时序逻辑：讲解时序电路...
入门指南：如何在Vivado中创建一个简单的FPGA项目
FPGA 介绍 ## 什么是 FPGA FPGA（Field-Programmable Gate Array）是一种集成电路芯片，可以根据用户的需求重新配置其内部电路结构，实现特定功能。与固定功能的ASIC（Application-Specific Integrated Circuit）...
XILINX FPGA入门教程：从硬件原理图到VIVADO工程创建
"XILINX7系列FPGA基础入门教程，涵盖Verilog语法、VIVADO软件使用及实验实践" 本文档主要介绍的是XILINX 7系列FPGA的基础知识，包括硬件原理图的理解和VIVADO软件的使用教程。XILINX 7系列FPGA是广泛应用于数字逻辑...
Vivado bit文件生成bin文件工具
踏雪的专栏
03-08 1293
在Vivado工程中，生成bit文件后经常需要将其转换为bin文件，tcl命令操作繁琐。创建python工具，界面操作，不用记住命令和修改命令
vivado创建原理图模块
YDY5659150的专栏
12-05 5488
创建RTL的图形
Vivado软件的使用
qq_43598478的博客
12-01 1万+
vivado软件的使用，zynq7010，正点原子
VIVADO生成bin固话FLASH
u014423451的博客
03-06 2525
欢迎使用Markdown编辑器 1.按正常流程：创建工程—>编码—>综合—>添加管脚约束—>综合—>布线—>生成bit文件。 以上流程说明编码到生成bit文件没有问题。 注意在“添加管教约束”文件中，添加如下代码 set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design] set_property CONFIG_MODE SPIx4 [current_design] set_property BITSTREA
（二）vivado新建项目
我笑了
07-21 1195
vivado新建项目
vivado 在block design中直接添加.v源文件
qq_42025108的博客
03-31 6635
在vivado设计中，经常会遇到需要临时添加，如下图，右键——>add Sources——>add or create design sources——>add file——>finish。 再右击block design空白处：add module选择即可。生成模块图如下： ...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值