74ls390设计任意进制计数器,基于74LS192的任意进制计数器的设计

基于74LS192的任意进制计数器的设计

【摘要】利用集成二、十进制计数器采用置数法、置零法设计任意进制计数器，分析设计方法，给出设计案例。以集成计数器74LS192为例，运用置零法和置数法设计八进制计数器和二十四进制计数器，来讲述任意进制计数器的设计原理与基本方法。

【关键词】集成计数器;任意进制计数器的设计;置数法;置零法

一、引言

数字系统中的时序电路中，使用最多的电路就是计数器，计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。集成计数器是运用的最为广泛的一种时序部件。集成计数器的种类非常多样，如果按计数器中数字的编码方式分类，可分为二进制计数器，十进制计数器等。集成计数器中，二进制和十进制计数器比较多见，对于任意进制计数器，通常利用现有的二、十进制计数器通过反馈清零或反馈置数来实现。任意进制计数器在控制系统中经常使用，是数字电子技术教学的重点内容之一，也是学生设计性实验的难点之一，以下就以集成计数器74LS192为例，介绍在已有的计数器基础上设计任意进制计数器的方法。

二、设计依据及举例

1.74LS192的管脚图

74LS192是同步十进制可逆计数器，它由四个主从T触发器和一些门电路组成。具有双时钟输入、清零、保持、并行置数、加计数、减计数等功能。图1为74LS192的管脚图。

图1 74LS192的管脚图

图1中：CLR是清零端，高电平有效;UP是递加计数脉冲输入端;DOWN是递减计数脉冲输入端;～LOAD是置数控制端，低电平有效;～CO是进位输出端;～BO是借位输出端。ABCD是置数端口。

2.任意进制计数器M小于N的情况

假定已有的是N进制计数器，需要得到的是M进制计数器。这时就有M小于N和M大于N两种情况。

例题为用74LS192设计一个八进制计数器：

在N进制的计数器的计数顺序中，使计数器的计数状态跳过N-M的状态，