AHB_MONITOR

最新推荐文章于 2024-07-08 10:58:36 发布

转载最新推荐文章于 2024-07-08 10:58:36 发布 · 476 阅读

1 ·

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/azure_seu/archive/2010/04/09/1708680.html

本文介绍了一段用于调试的代码，该代码作为一个小型模块或两个always语句块，用于监视AHB总线上的活动。通过解析hsel、hready、htrans等信号，判断是否有总线选中及数据操作，并将地址和数据信息输出到sim.log文件中，为调试提供便利。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

调试用的一段代码，与ahb-slave不同，hwdata，hrdata，都是它的输入，因此，hwdata, hrdata 都是比其他的控制信号后延了一个cycle，正如AMBA-SPEC里面所描述。可以认为这是一个小的module，也可以认为这就是几个（2个）always语句块。

顾名思义，总线上的监视器，它的作用就是在ＡＨＢ上（hsel, hready, htrans, hwrite,haddr）来决定是否有总线的选中操作，而且有数据操作。并且把操作的地址和数据（可能是hwdata或者hrdata）display出来。OK，就是这么简单，但是打印出来的内容输出到sim.log文件里，对调试有很大的帮助。

转载于:https://www.cnblogs.com/azure_seu/archive/2010/04/09/1708680.html

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

weixin_30920513

关注关注

0
点赞
踩
1

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

AHB—SRAMC基于SV的Testbench之二（driver、monitor、scoreboard、environment）

Mr.翟的博客

03-26

5492

文章目录2.5.数据驱动模块driver：driver.sv2.6.结果采样模块monitor：monitor.sv2.7.结果比对模块scoreboard：scoreboard.sv 2.5.数据驱动模块driver：driver.sv generator与driver之间属于异步通信，二者之间要实现同步通信需要使用“握手机制”，即event事件。需要注意的是，由generator产生进过ag...

UVM基础--Monitor

m0_69680456的博客

06-26

1406

UVM基础--Monitor

参与评论您还未登录，请先登录后发表或查看评论

03-driver_monitor_scoreboard_environment_ahb_sramc_ahbsramc验证_

10-03

ahb_sramc的driver monitor scoreboardquestasim仿真编译通过

AHB_SRAM UVM验证（5）完善monitor与scoreboard

qq_45005550的博客

07-08

793

【代码】AHB_SRAM UVM验证（5）完善monitor与scoreboard。

IC验证学习笔记（AHB-RAM）05优化时序、monitor构建

weixin_46403587的博客

05-10

553

第一个周期从vif记录各种状态信号，第二周期记录读写数据和write read同步。删除driver不必要的时序，使得时序更加紧凑。

AHB 协议学习之Data buses

塔克拉玛与大兴安岭的博客

04-06

811

实现AHB-Lite系统需要单独的读写数据总线,不使用三态总线。 HWDATA master在写传输期间驱动写数据总线。如果传输被延长，master必须保持数据有效，直到传输完成，此时HREADY = HIGH。对于比总线宽度窄的传输，例如在32位总线上进行16位传输，master需要驱动对应的byte lanes，然后slave选择来自正确byte lanes的数据。有效的byte lan...

54734658ahb_interface(1)_interfaceverilog_ahb_ahb总线_ahbverilog_a

09-30

Verilog的`initial`块可以用来初始化测试激励，`#`延迟运算符用于控制时序，`$display`或`$monitor`用于打印结果。 7. **AHB一致性测试**：可以利用已有的AHB一致性测试套件，如AHB-Lite Testbench，来验证你的AHB...

IHI0033C_amba_ahb_protocol_spec.pdf

01-09

1. **总线结构**：AHB总线结构包括主设备（Master）、从设备（Slave）、仲裁器（Arbiter）、跨总线桥（Crossbar）和总线监视器（Bus Monitor）。主设备发起事务，从设备响应事务，仲裁器决定哪个主设备可以访问总线...

uvm的include ahb_if.svi和include “ahb.uvm.pkg”，import ahb_uvm_pkg：：*区别

07-24

- 在UVM中，`ahb_uvm_pkg` 可能是一个自定义包，包含AHB相关的UVM组件（如driver、monitor或sequence）。例如： ```systemverilog import ahb_uvm_pkg::*; // 导入ahb_uvm_pkg中的所有内容 class my_test ...

uvm的include “ahb_if.svi”和include “ahb.uvm.pkg”，import ahb_uvm_pkg：：*；区别

最新发布

07-24

`等信号声明，使验证组件（如driver或monitor）能直接引用这些信号[^2]。 - 示例场景：在testbench顶层模块中include接口文件，以连接DUT（Design Under Test）和验证组件。 - **`include ahb.uvm.pkg`**： - 这...

AMBA总线协议-结合ahb-master对ahb协议的理解

juvenilexhq的博客

08-03

2241

也就是说，对于写操作，hready拉低的那一拍，数据就可以放在总线上，而对于读操作来水，由于数据是由slave那一侧回来的，因此在这一拍拉低的时候是不能同一时间放在总线上，对于slave来说是在那高hready的那一周期同时将数据放到总线上，因此master要采集该数据的化需要等hready拉高的下一周期才可以将数据采集到。（1）将整个burst的数据传输分为三部分，也就是一个burst传输的第一拍，中间传输过程，burst传输的最后一拍（这种方式是我自己想的，比较笨，仅参考）。...

AHB RAM.zip_AHB总线代码_AHB数据总线_ahb sram verilog_ahb testbench_ahb总线

07-14

Verilog写的 AHB总线接口的SRAM代码，带Testbench。

SOC设计——（2）AMBA总线之AHB

qq_34849963的博客

03-20

3423

一、总线概述 ARM占的市场大，IP都会兼容AMBA的interface 缺点：数据传输速率有瓶颈。 2级流水线：地址周期、数据周期功耗大部分来自clk的翻转 AHB由四部分组成：master、slave、arbiter、decoder 每个设备都有一个地址的map DMA帮助CPU搬移数据，发完从INT给CPU发送中断记录状态到States状态里，CPU读和控制。右边的地址是DMA的地址存放第0步：读DMA的状态如果是ready就进行下一步..

UVM自学笔记：项目之四（重难点）——具有AHB二级流水特性的高适用性driver的编写（考虑到hready为低情况）

ZhangShuHuai11的博客

09-09

6796

1. driver写功能编写，为了验证driver的功能我们同时需要完善sequence、sequence_item、env、testcase以及模拟DUT行为的Slave_module 1.1 interface的编写： interface如下，在driver，monitor和slave_module的clocking_block中声明好各自信号的方向。 1.2 driver写功能编写： 1.2.1 初始main_phase代码： Driver 通过79行代码get到seq传来的r...

AMBA总线协议之AHB学习记录(2)—ahb_bus的测试(附testbench代码)

菜小涛的博客

11-04

2230

AHB学习(2)：对ahb_bus的单数据读写的验证。

AMBA之AHB协议

xaydwy的博客

02-21

747

AHB总线一开始面向系统级高性能，低功耗的系统互连。随着系统的发展，AXI总线作为高速总线的优势更加明显。AHB更多用于简单的数据传输，后来对AHB协议进行简化，定义了AHB-Lite，简化后的AHB主要用于单master数据访问。目前AHB多用于片上memory或低带宽需求的外设接口。

星宸科技二面

weixin_43659636的博客

08-10

965

[1] 你对UVM有什么了解 [2] AHB的driver和monitor是怎么写的，你这个数据是从哪里来到哪里去 [3] APB的monitor和AHB的monitor之间的区别 [4] SV和verilog的区别 [5] Sequence和sequencer之间的通信 [6] Sequencer和driver之间的通信 [7] 还有组件之间的通信 [8] 寄存器的前门访问和后门访问 [9] Opp的三个特性 ...

AHB协议

qq_41946913的博客

01-05

991

Decoder作用：确定HADDR传输去哪， Decoder处理HADDR的高位，根据高位的不同来决定HSEL，具体取几位取决于Slave的地址范围（假设Slave1有16bit地址，则HADDR的高16bit给Decoder，当某种情况下选中HSEL1，HADDR的低16bit给Slave）；Slave之间的地址范围要错开，不能重叠。

AHB协议（2/2）

weixin_44590534的博客

01-25

2012

AHB协议（2/2）