分享
扫一扫
超级会员免费看
SD.ZHAI
好好学习，天天向上
展开
-
AMBA总线—AHB总线协议详解
文章目录一、AMBA总线介绍1.1.AMBA发展史1.2.典型的AMBA系统二、AHB总线（宏观构造）2.1.AHB总线组成2.2.AHB总线组成互连2.3.AHB操作概述2.4.AHB基本传输阶段三、AHB总线传输（时序）3.1.AHB信号描述（重要）3.2.基本AHB传输（重要）3.2.1零等待传输(no wait state transfer)3.2.2等待传输(transfers with...原创 2020-03-20 17:30:32 · 70749 阅读 · 9 评论 -
AHB—SRAMC项目（结构图，核心代码、Testbench架构）
文章目录一、AHB_SRAMC项目介绍1.1.AHB总线控制单元（ahb_slv_if.v）1.2.SRAM控制单元（sramc_top.v）1.3.主要的传输路径二、结构框图2.1.AHB_SRAMC结构图（重点）2.2.总线控制单元与SRAM控制单元结构图三、部分核心代码(重点理解)四、SystemVerilog Testbench架构（重点）五、目录结构一、AHB_SRAMC项目介绍本项...原创 2020-03-14 20:05:27 · 31078 阅读 · 16 评论 -
AHB总线控制单元代码（ahb_slave_if.v）
文章目录一、AHB控制单元介绍二、代码详解一、AHB控制单元介绍 总线的控制单元是总线与SRAM控制器连接的接口，所有AHB总线传输过来的数据信号都必须经过总线控制单元的转换处理，否则，数据信号就不能被传送到SRAM控制器，就不能很好的实现SRAM控制器与总线之间的数据传输。AHB总线控制单元主要利用了AHB协议，这里的总线控制单元在设计称为slave interface。其接口示意图如下：...原创 2020-03-17 23:15:21 · 6735 阅读 · 2 评论 -
AHB—SRAMC基于SV的Testbench之一（interface、transaction、generator、agent）
通常基于systemverilog的验证平台主要包括以下几个部分：最顶层的Testbench_Top:包括DUT(design under test)待测的设计文件，TEST验证的平台，以及二者之间的interface接口；TEST验证平台：包括env环境；env环境：包括generator数据发生器，driver数据驱动器，scoreboard比对器，monitor采样，coverage覆...原创 2020-03-21 19:27:20 · 7293 阅读 · 9 评论 -
AHB—SRAMC基于SV的Testbench之二（driver、monitor、scoreboard、environment）
文章目录2.5.数据驱动模块driver：driver.sv2.6.结果采样模块monitor：monitor.sv2.7.结果比对模块scoreboard：scoreboard.sv2.5.数据驱动模块driver：driver.svgenerator与driver之间属于异步通信，二者之间要实现同步通信需要使用“握手机制”，即event事件。需要注意的是，由generator产生进过ag...原创 2020-03-26 11:40:20 · 5469 阅读 · 9 评论 -
AHB—SRAMC基于SV的Testbench之三（testcase、top、Makefile）
文章目录2.9.测试用例2.10.Makefile2.9.测试用例测试用例模块一般采用program块进行编写，这样可以利用该模块隐式执行$finish，结束仿真。同时该模块一般会定义covergroup，用以收集功能覆盖率。`ifndef AHB_SRAM_TEST_SV`define AHB_SRAM_TEST_SVprogram automatic ahb_sram_test(a...原创 2020-04-16 15:52:24 · 6092 阅读 · 3 评论