56.ISE综合，在chipscope信号列表看不到

最新推荐文章于 2023-05-10 23:36:46 发布

weixin_30851867

最新推荐文章于 2023-05-10 23:36:46 发布

阅读量742

点赞数

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/geekite/p/5140856.html

本文探讨了在逻辑综合过程中，部分信号无法在Chipscope中显示的原因。一种情况是这些信号未参与逻辑电路设计而被综合器优化掉了；另一种情况是对于某些wire信号，需要添加*keepture*属性才能避免被优化并使其可见。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

代码写好后，进行逻辑综合，在chipscope上添加被触发的信号时，发现有些在信号列表里看不到，这是因为这些信号没有参与到逻辑电路设计中，产生不想关的电路，综合器会默认优化资源。

还有一种情况是，对于一些wire信号，要添加*keep ture*属性才可以看到，这也是防止被优化掉。

转载于:https://www.cnblogs.com/geekite/p/5140856.html

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

weixin_30851867

关注关注

0
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

Xilinx_FPGA之Chipscope使用步骤基于ISE14.7

02-09

Chipscope是Xilinx公司提供的片内逻辑分析工具，它能够集成在ISE中，用于捕获FPGA内部信号，进行时序分析和调试。Chipscope的使用可以极大地简化硬件调试过程，特别是在开发和验证复杂的FPGA设计时。基于ISE14.7的...

ISE-ChipScope的使用.pdf

06-21

在自己恰好有 ChipScope 的盘，于是赶快安装上，临阵磨枪，突击看了一晚上，有了一点点概念，这次记一下，下次就不用绞尽脑汁了。还要感谢 King 帮忙查找资料。逻辑分析仪的产生有两种方法： Core Generator（核...

参与评论您还未登录，请先登录后发表或查看评论

ISE chipscope cdc文件里信号不见了

qq_31764341的博客

06-20

1579

输入输出不说，其他的reg或者什么类型的在定义的时候加上这么一句 /* synthesis syn_keep = 1 */ 下面展示下怎么用 wire rx_data_ready/* synthesis syn_keep = 1 */; reg[2:0] bit_cnt/* synthesis syn_keep = 1 */; //bit counter 仅限verilog，vhdl

chipscope 选不到要查看的信号解决办法

phenixyf的专栏

06-18

1万+

Xilinx ISE开发工具中的ChipScope工具就相当于AlteraQuatusII中的SignalTap II，能够捕捉FPGA内部的信号，方便了调试过程。随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵，而且操作比较复杂。目前，FPGA芯片的两大供应商都为自己的FPGA芯片提供了软件层面上的逻辑分析仪，可以帮助我们在线分析芯片内部逻

rickyyu学FPGA——ISE在线调试过程中通过chipscope抓取不到相关信号怎么办？

rickyyu的博客

07-21

8808

通过chipscope抓取不到信号怎么办？（加粗字体来自百度经验，斜体来自21ic电子技术论坛GoldSunMonkey）1、更改优化选项设置。在ChipScope中添加一些引脚的信号，但列表中并没有显示，原因是综合的地方没设置好，应该将ISE中XST-synthesis的属性做如下设置：keep hierarchy设为YES或者soft。注解：列表中没有显示信号的原因可能是很多的。我的理解：首先...

Chipscope信号无法找到的解决方案

mindfusion的博客

06-12

5300

为了调试逻辑,现在很少再将FPGA中的信号引出,通过示波器或者逻辑分析仪来观察,更多的是在工程中生成stp或者cdc文件,通过signalTAP或者chipscope这两个工具来调试. 但我们发现,有时候在chipscope中很难找到你预期的信号,这往往是被综合器优化掉了,或者更改了信号名.我发现有效的方法是在源代码中加上约束语句,这样就不用对代码做大的改动. 例如: 在VHDL中: 为

62.在cdc文件上某些例化模块看不到的原因

weixin_30487317的博客

03-04

321

比如在顶层文件中，例化了几个模块，综合后打开cdc文件，会在structure/net中少几个例化模块，即看不到，但在顶层文件中还是存在的，只是ISE软件综合的问题而已，原因是在顶层或子模块中，有些应该要连接的对应信号，没有连接，影响了综合。解决的办法是，查找哪些信号线没有对应连接，然后连起来。该声明的信号，也要声明。这种情况我已经遇到两次了。转载于:https://www.cnbl...

ISE-ChipScope-Pro详细教程.pdf

06-21

ChipScope Pro 的主要功能是通过 JTAG 口、在线实时地读出 FPGA 的内部信号。基本原理是利用 FPGA 中未使用的 BlockRAM，根据用户设定的触发条件将信号实时地保存到这些 BlockRAM 中，然后通过 JTAG 口传送到 PC ...

步骤详细-ISE中使用chipscope.pdf

06-14

在综合完计数器模块后，我们需要添加一个名为`mychipscope`的ChipScope定义与连接文件(`mychipscope.cdc`)。双击该文件将会自动打开ChipScope Pro Inserter软件，以便进行配置。在ChipScope Pro Inserter软件中，...

ise chipscope使用

08-30

通过本文的介绍，我们了解到ISE环境下ChipScope工具的强大功能及其在FPGA设计中的应用价值。合理利用ChipScope不仅可以提高设计质量，还能大幅缩短产品上市时间。对于从事FPGA开发工作的工程师来说，熟练掌握...

chipscope使用中遇到的一些问题

qishi2014的专栏

03-01

3510

问题一：waiting for ...to be armed 这个问题产生的原因是采样时钟的设置有问题，有效的解决办法是系统的时钟输入不要直接使用，而是作为端口信号，系统时钟一般要被用来产生可用进程时钟，处理方法是将进程时钟作为一个单独的模块拉出来，在系统顶层中调用，系统顶层文件中不要使用时钟逻辑问题二：找不到想要观察的信号这个问题产生的原因可能是软件本身的一些规则，但是调

ChipScope 使用问题和解决方案

杨波的专栏

05-10

2464

我最近在学习FPGA开发技术，用杜勇老师的《Xinlinx FPGA数字信号处理设计》一书，按照书中的例子，对 CXD301 开发板进行ADC、DAC示例的调试，使用 ChipScope 软件进行在线逻辑分析。遇到了下面的问题，并给出了解决办法。

ISE14.7 使用Chipscope调试方法

灰太狼的小秘密

02-16

2万+

参考： https://blog.csdn.net/wanruoqingkong/article/details/30081829 一、基本知识 ChipScope Pro是ISE下一款功能强大的在线调试工具。ChipScope Pro是针对Xilinx Virtex-II pro/ Virtex/ Virtex-II/ Virtex-EM/ Spartan-IIE/ Sp...

ISE综合选项-保持层次结构

Cracked_hitter的博客

03-05

5083

ISE在进行综合是如果信号没有被引出到输出引脚，当使用chipscope进行仿真时会有找不到你想要的信号的情况。此时我们对工程可以使用以下方法来保持ISE程序的层次结构，进而在chipscope仿真时，加入我们所需要的信号一、XST仿真时选择keep Hierarchy选项 1.选择工程顶层文件 2.右键Synthesize-XST，选择Process Properties 3.

Xilinx FPGA 学习笔记一-chipscope 无法观察信号 BUFG

热门推荐

七水的博客

04-28

3万+

今天开始试着使用chipscope，写了一个简单的流水灯的例程，开始综合布线的时候没有问题，但是加上chipscope 以后，综合就总报错。第一种情况：用chipscope直接观察全局时钟信号，即BUFG信号-----X 错误如下： ERROR:Place:1136 - This design contains a global buffer instance, , driving

ISE ChipScope使用

phenixyf的专栏

09-04

3万+

1. 先在综合中设置，

Vivado (* KEEP=“TRUE“*) 抓取波形网表

AlibabaApple的博客

12-25

1万+

使用Vivado17.4来抓取波形的时候，会遇到一些问题，比如，我想要观察的信号，在网表中找不到，那该怎么办呢？在代码中添加几句常用语句可以解决这个问题。 1.一般在模块之前加上这句：(* KEEP_HIERARCHY="YES"*)。例如： (* KEEP_HIERARCHY="YES"*)module ads1018( output reg ads_clk , output reg ads_din , output reg ads_...

KEEP_HIERARCHY的用法

weixin_30596165的博客

01-06

2612

KEEP_HIERARCHY是一种对综合和实现过程的约束。一般而言，一个HDL设计的顶层包含好几个底层子模块。XST在综合过程中为了得到更好的结果，一般打平设计的层次。但是也可以在综合的过程中通过添加KEEP_HIERARCHY约束来使综合的过程保持设计的层次。添加KEEP_HIERARCHY约束后，综合和实现的结果表现的以下2方面： 1在实现的过程中保持设计层次。 2生成仿真需...

V3学院教你使用(* KEEP="TRUE" *)

weixin_30843605的博客

02-28

1880

V3学院教你使用(* KEEP="TRUE" *) 在使用xilinx厂家的FPGA时，chipscope经常被用来分析和调试，在我们使用chipscope时，有的时候会发现想要添加的信号会无法找到，主要原因是ise在综合时将会对我们的v文件进行相应的优化，我们可以使用(* KEEP="TRUE"*)原语保证一些信号不被优化掉，但并不是对于任何...